四選一數(shù)據(jù)選擇器課程設(shè)計(編輯修改稿)
2025-02-12 12:09 本頁面
【文章內(nèi)容簡介】 方法，具備初步的獨立設(shè)計能力；掌握用VerilogHDL 語言程序的基本技能；提高綜合運用所學的理論知識獨立分析和解決問題的能力；進一步掌握 EDA 技術(shù)的開發(fā)流程，學習其獨特的運用，進一步的提高自己的動手能力和知識領(lǐng)域。以及對于多路選擇器的認識和其工作原理。熟悉 QuartusII 的 VerilogHDL語言設(shè)計流程全過程，學習計數(shù)器的設(shè)計與仿真，掌握組合邏輯電路的靜態(tài)測試方法，初步了解可編程器件設(shè)計的全過程。、系統(tǒng)設(shè)計要求由 KEY1KEYclock0、clock1 端口控制輸入 4 個輸入數(shù)據(jù)，用 swsw2sw3 三個開關(guān)分別作使能端和控制端，選擇其中一個輸出，結(jié)果由 LED1 顯示。、設(shè)計工具軟件： Quartus II 是 Altera 公司的綜合性 PLD/FPGA 開發(fā)軟件，支持原理圖、VHDL、VerilogHDL 以及 AHDL（Altera Hardware Description Language）等多種設(shè)計輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計輸入到硬件配置的完整 PLD 設(shè)計流程。Quartus II 提供了完全集成且與電路結(jié)構(gòu)無關(guān)的開發(fā)包環(huán)境，具有數(shù)字邏輯設(shè)計的全部特性，包括：可利用原理圖、結(jié)構(gòu)框圖、VerilogHDL、AHDL 和 VHDL 完成電路描述，并將其保存為設(shè)計實體文件。硬件：MagicSOPC 是基于 ALTERA NIOS II SOPC 的專業(yè)級創(chuàng)新教學實驗開發(fā)平臺；采用 ALTERA 公司 Cyclone II 系列 150 萬門的 3 FPGA，先進的系統(tǒng)化、模塊化設(shè)計；豐富的人機交互方式，眾多的高性能外設(shè)使得 MagicSOPC 開發(fā)平臺具有卓越的性能和無與倫比的靈活性；是目前全球外設(shè)接口最豐富、配套資料最齊全、功能最強大的 SOPC/EDA/DSP 開發(fā)平臺；是 SOPC、EDA、DSP 教學實驗、電子設(shè)計創(chuàng)新實驗室、現(xiàn)代嵌入式系統(tǒng)實驗室、科研開發(fā)的上佳選擇。 設(shè)計原理及相關(guān)硬件、系統(tǒng)設(shè)計方案及原理數(shù)據(jù)選擇器又稱為多路轉(zhuǎn)換器或多路開關(guān)，它是數(shù)字系統(tǒng)中常用的一種典型電路。其主要功能是從多路數(shù)據(jù)中選擇其中一路信號發(fā)送出去。所以它是一個多輸入、單輸出的組合路基電路。該設(shè)計的頂層原理圖如圖 所示，主要由 xy4 模塊組成。、硬件原理 四選一數(shù)據(jù)擇器硬件原理主板上具有兩個外部時鐘，三個開關(guān)，兩個按鈕，電路如圖 所示，電路中低電平表示按鍵按下，低電平點亮 LED。圖 邏輯原理圖 4 圖 四選一數(shù)據(jù)選擇器 電路主要模塊設(shè)計、模塊 xy4功能說明KeyKey2，分別為按鍵輸入的高低電平；clock0、clock1，分別為外部時鐘；a[1..0]是控制四個數(shù)據(jù)的輸出，并由發(fā)光二極管y 顯示數(shù)據(jù)的輸出狀態(tài)；en 是一個使能控制端，控制芯片的工作狀態(tài)。 5 圖 按鍵
法律信息相關(guān)推薦
鄂ICP備17016276號-1