【文章內(nèi)容簡介】 容和電感負載，為了減小容性和感性負載，在工藝上采用 50Ω適配插頭座和 50Ω微波電纜傳輸， PCB傳輸引線采用“微帶”效應(yīng)布 ? N3由 2級運算放大器組成，提供約 10倍的總增益，以適應(yīng) A/D轉(zhuǎn)換器（ AT84AD004） 500mVPP滿度數(shù)字化轉(zhuǎn)換的電平要求。此外， N3還承擔 50Ω低阻輸入狀態(tài)下信號位移調(diào)節(jié)的任務(wù)。 差分驅(qū)動放大器 N3 的設(shè)計 目前，國內(nèi)外的 A/D轉(zhuǎn)換器技術(shù)已經(jīng)非常成熟，通用型8bit A/D轉(zhuǎn)換器的轉(zhuǎn)換速率已經(jīng)超過 2GS/s ,并且片內(nèi)集成了采樣 保持電路、基準參考電壓、編碼電路等，只需外加少量器件，即可組成完整的數(shù)字化電路，給 DSO設(shè)計帶來了很大de方便。 數(shù)據(jù)采集與存儲電路 為了進一步提高示波器的最高采樣速率以及降低對采樣存儲器讀寫速度的要求， DSO還廣泛采用了 并行交錯采樣 、 輸出數(shù)據(jù)降速處理 等技術(shù)。 數(shù)據(jù)采集與存儲電路 所謂并行交錯采樣技術(shù)， 就是 利用多片 A/D轉(zhuǎn)換器并行對同一個模擬信號進行交序采樣，從而提高 DSO最高采樣率。該技術(shù)關(guān)鍵技術(shù)是高精度多相時鐘電路設(shè)計。 并行交錯采樣技術(shù)的實現(xiàn)將在 AT84AD001 高速 A/D轉(zhuǎn)換器中說明， 并行交錯采樣技術(shù) ? 輸出數(shù)據(jù)降速處理技術(shù)主要是解決高速的 A/D轉(zhuǎn)換器輸出數(shù)據(jù)流與較慢速的采樣存儲器讀寫速度之間的矛盾。 ? DSO通常采用“串 并轉(zhuǎn)換”實現(xiàn)分時存儲的方法來降低輸出數(shù)據(jù)流的速度。 ? 例如，某 DSO采用的 A/D轉(zhuǎn)換器的最高采樣率為 1000MS/s，分辨率為 8bit。而采樣存儲器的最高讀寫頻率為 266MHz，寬度是 32bits的 SDRAM。由于 SDRAM的最高讀寫頻率為 266MHz，所以必須將 A/D數(shù)字化后的數(shù)據(jù)頻率降到 266MHz以下。 輸出數(shù)據(jù)降速處理技術(shù) 采用串 并轉(zhuǎn)換方法，降低 A/D 轉(zhuǎn)換器輸出數(shù)據(jù)的示意圖 ? A/D轉(zhuǎn)換器的輸出 D0～ D7并行送入 8個 4位移位寄存器，當移位寄存器移滿后，再由鎖存器鎖存并送到采樣存儲器 SDRAM 。 ? A/D轉(zhuǎn)換器輸出數(shù)據(jù)最大速度為 1 000MHz，因此，移位寄存器最大工作頻率選為 1 200MHz。移位 4次后才向鎖存器鎖存一次，因此，鎖存和輸出數(shù)據(jù)頻率只要為 1 000/4＝ 250MHz，從而滿足SDRAM讀寫最高頻率（ 266MHz）的要求。 ? 上述降速過程相當于訪問一次 SDRAM就寫入了 4個 8位數(shù)據(jù)，因此可以使數(shù)據(jù)傳輸速度降低 4 數(shù)據(jù)采集與存儲電路 ? 并行交錯采樣和輸出數(shù)據(jù)降速的處理需要增加許多射頻元件，這不僅給實際制作帶來許多困難，而且也使性能的進一步提高受到限制。 ? 目前，一些器件廠家生產(chǎn)了一種集成度很高的 A/D轉(zhuǎn)換器，該器件不僅含有多路（兩路或四路）高速 A/D轉(zhuǎn)換器，還提供了支持交錯工作方式和輸出數(shù)據(jù)降速（兩倍或四倍）處理的電路。因而，不需要在片外增加電路，便可同時實現(xiàn)并行交錯工 ? Atmel公司生產(chǎn)的 AT84AD001就是一種具備上述功能的高速A/D轉(zhuǎn)換器， AT84AD001高速 A/D轉(zhuǎn)換器簡介 數(shù)據(jù)采集與存儲電路 AT84AD001高速 A/D轉(zhuǎn)換器簡介 數(shù)據(jù)采集與存儲電路 ? 該器件在同一芯片上集成了兩路（ I和 Q）獨立的 A/D轉(zhuǎn)換器，每個通道都具有 l GS/s的采樣率， 8 bit分辨精度。 ? 為了實現(xiàn)高速率的數(shù)據(jù)采集，該器件提供了支持交錯工作方式的電路，在該模式下，雙路 A/D轉(zhuǎn)換器并行采樣的最高采樣率可以達到 2 GS/s。 ? 為了降低輸出數(shù)據(jù)流的速度，該器件在內(nèi)部集成了 1∶ 1和1∶ 2可選的數(shù)據(jù)多路分離器（ DMUX），當選擇 DMUX在 1： 2時，可以使輸出數(shù)據(jù)流的速度降低 2倍。從而可以在芯片內(nèi)部方便地實現(xiàn)高速率的數(shù)據(jù)采集和輸出數(shù)據(jù)的降速處理。 AT84AD001高速 A/D轉(zhuǎn)換器簡介 ? 系統(tǒng)初始化時，設(shè)置 A/D 轉(zhuǎn)換器工作在并行交替工作模式，DMUX設(shè)置為 1∶2 模式。 ? 模擬輸入信號經(jīng)過前置放大濾波電路，再經(jīng)過一個射頻變壓器 TP101將單端信號轉(zhuǎn)換為差分信號，送入 AT84AD001的 I通道模擬輸入端。 ? Q通道的模擬輸入端無需加入輸入信號， A/D轉(zhuǎn)換器的輸出為4路 8bit 500MS/s LVDS邏輯的數(shù)據(jù)。 基于 “ AT84AD001” 的 2GHz數(shù)據(jù)采集系統(tǒng) ? AT84AD001輸出 4路 8bit 500MS/s的數(shù)據(jù)，而且采用 LVDS邏輯，對其輸出接口器件的性能提出了較高的要求。 ? 本系統(tǒng)接口器件選用 Stratix2系列的 FPGA EP2S60F1020芯片，該芯片具有 84個專用 LVDS差分邏輯接收通道，每個 LVDS通道數(shù)據(jù)傳輸速率最高可達 640MS/s。因而，可直接與 A/D轉(zhuǎn)換器相連。且一片 EP2S60F1020即可滿足系統(tǒng)的需要。 基于 “ AT84AD001” 的 2GHz數(shù)據(jù)采集系統(tǒng) 觸發(fā)電路系統(tǒng) 觸發(fā)電路系統(tǒng)作用是為采集控制電路提供一個觸發(fā)參考點，以使 DOS的每次采集都發(fā)生在被測信號特定的相位點上，使每 觸發(fā)電路系統(tǒng)一般由外觸發(fā)信號通道電路、觸發(fā)源選擇和觸發(fā)電路組成，其中觸發(fā)電路應(yīng)包括觸發(fā)耦合方式選擇、觸發(fā)比較器、觸發(fā)釋抑電路等部分。 ? 外觸發(fā)信號通道電路 和輸入信號通道電路一樣，也應(yīng)具備阻抗變換、 AC/DC ? 示波器一般設(shè)置有內(nèi)觸發(fā)、外觸發(fā)和電源觸發(fā)觸發(fā)源。 觸發(fā)源選擇電路 功能是，根據(jù)用戶設(shè)定從中選擇其一作觸發(fā)源。 ? 內(nèi)觸發(fā)采用被測信號作為觸發(fā)源；外觸發(fā)采用外接與被測信號有同步關(guān)系的信號作為觸發(fā)源，常用于被測信號不適于作觸發(fā)信號時使用；電源觸發(fā)采用 50Hz的工頻正弦信號作為觸發(fā)源，適用于觀測與 50Hz交流有同步關(guān)系的信號。 ? 觸發(fā)耦合方式選擇電路的功能是，根據(jù)用戶的設(shè)定從中選擇一種合適的耦合方式。示波器一般設(shè)置有直流耦合、交流耦合、低頻抑制耦合、高頻抑制耦合等多種觸發(fā)耦合方式。 ? 直流耦合方式 使觸發(fā)信號通過， 用于接入直流、或緩慢變化、或頻率較低并含有直流分量的信號；交流耦合方式 使觸發(fā)信號 通過電容耦合，用于觀察交流信號；低頻抑制耦合方式使觸發(fā)信號通過高通濾波器，對顯示含電源交流噪聲的信號很有用；高頻抑制耦合方式使觸發(fā)信號通過低通濾波器，即使低頻信號中包含高頻噪聲，仍能使其按低頻信號觸發(fā)。 觸發(fā)電路系統(tǒng)一般由外觸發(fā)信號通道電路、觸發(fā)源選擇和觸發(fā)電路組成，其中觸發(fā)電路應(yīng)包括 觸發(fā)耦合方式選擇 、觸發(fā)比較器、觸發(fā)釋抑電路等部分。 ? 高性能示波器的觸發(fā)比較按觸發(fā)條件可劃分為：邊沿觸發(fā)、視屏觸發(fā)、毛刺觸發(fā)、狀態(tài)觸發(fā)等。此外，數(shù)字示波器還具有基于觸發(fā)點的預觸發(fā)功能。 ? 邊沿觸發(fā)是最基本的觸發(fā)，它要求在輸入信號邊沿的觸發(fā)閾值上產(chǎn)生觸發(fā)。 ? 視頻觸發(fā)通過視頻同步分離器提取視頻信號中的場同步信號或者行同步信號作為觸發(fā)信號，視頻觸發(fā)又可分為場同步觸發(fā)和行同步觸發(fā)兩種。 ? 毛刺觸發(fā)采用了單次觸發(fā)的模式，無毛刺出現(xiàn)時示波器不顯示，處于“監(jiān)視”狀態(tài)；當觸發(fā)器發(fā)現(xiàn)毛刺時，則產(chǎn)生觸發(fā)信號并顯示毛刺尖峰出現(xiàn)前后的波形。毛刺觸發(fā)電路可根據(jù)脈沖的寬度來確定觸發(fā)時刻，當被測信號為 DC到某一頻率之間的信號，可以將脈沖寬度設(shè)置為小于被測信號最高頻率分量周期的一半，在正常情況下，這樣的窄脈沖是不會產(chǎn)生的。若被測信號是數(shù)字系統(tǒng)，由于數(shù)字系統(tǒng)的信號一般為系統(tǒng)時鐘周期的整數(shù)倍，我們可以把示波器的觸發(fā)條件設(shè)置為小于系統(tǒng)時鐘周期的脈沖寬度。 ? 狀態(tài)觸發(fā)采用狀態(tài)字作觸發(fā)信號，狀態(tài)觸發(fā)要求設(shè)置多條并行檢測線來監(jiān)測這些線上的狀態(tài)，當檢測到用戶規(guī)定的狀態(tài)字（如 HLHH）時，示波器就產(chǎn)生觸發(fā)。 觸發(fā)電路系統(tǒng) 觸發(fā)釋抑電路用以在每一次觸發(fā)后，產(chǎn)生一段閉鎖（ Hold off）時間，示波器在這段閉鎖時間內(nèi)將停止觸發(fā)響應(yīng)，以避免不希望的觸發(fā)產(chǎn)生，從而使 DSO在每次觸發(fā)之后顯示的波形都一 觸發(fā)電路系統(tǒng)一般由外觸發(fā)信號通道電路、觸發(fā)源選擇和觸發(fā)電路組成，其中觸發(fā)電路應(yīng)包括觸發(fā)耦合方式選擇、觸發(fā)比較器、觸發(fā)釋抑電路等部分。 觸發(fā)電路系統(tǒng) 邊沿觸發(fā)方式 ? 邊沿觸發(fā)方式是指信號邊沿達到某一設(shè)定的觸發(fā)閾值而產(chǎn)生的一種觸發(fā)方式，觸發(fā)閾值電平可以調(diào)節(jié)，這是一種最基礎(chǔ)的觸發(fā)方式。邊沿觸發(fā)又分為上升沿觸發(fā)和下降沿觸發(fā)兩種。 ? 邊沿觸發(fā)電路一般采用雙輸入端的比較電路（比較器），一端接輸入信號，另一端接閾值電平，當兩個輸入端信號之差達到某一值時，比較電路翻轉(zhuǎn)。若將兩個輸入端相互交換，則可改變觸發(fā)極性；若改變接在比較端的閾值電平值，就可實現(xiàn)觸發(fā)閾值電平的調(diào)節(jié)，從而可以選擇在信號波形的上升沿或下降沿的某一電平上產(chǎn)生觸發(fā)。 觸發(fā)極性選擇 /觸發(fā)閾值電平調(diào)節(jié)示意圖 ? 在 DSO中，比較器閾值電平由 D/A轉(zhuǎn)換器提供，一旦觸發(fā)信號超過由 D/A轉(zhuǎn)換器設(shè)定的觸發(fā)閾值電平，掃描即被觸發(fā)。 ? 觸發(fā)極性選擇開關(guān) S1用來選擇觸發(fā)信號的極性。當選擇開關(guān) S1撥在“ +” 位置上時，在信號增加方向上，當觸發(fā)信號超過設(shè)定的觸發(fā)閾值電平時就產(chǎn)生觸發(fā)。當撥在“ ” 位置上時，在信號減少方向上，當觸發(fā)信號超過觸發(fā)閾值電平時就產(chǎn)生觸發(fā)。 ? 觸發(fā)極性和觸發(fā)閾值電平共同決定觸發(fā)信號的觸發(fā)點。 該觸發(fā)電路既要選擇觸發(fā)極性選擇開關(guān)，又要調(diào)節(jié)觸發(fā)閾值電平，使用不夠方便。現(xiàn)代示波器中的自動觸發(fā)電路，能使觸發(fā)點自動調(diào)整在最佳觸發(fā)電平上。 邊沿觸發(fā)的最終目的是產(chǎn)生一個穩(wěn)定的快沿脈沖，并以此刻作為對被測信號進行采樣的開始時間。很顯然，這一快沿脈沖的不穩(wěn)定將直接導致對信號采樣時間的不確定性，造成波形在顯示時會出現(xiàn)水平方向的抖動（稱觸發(fā)抖動）。觸發(fā)抖動嚴重時將無法觀察和精確測量信號的時間參量，觸發(fā)抖動是 DSO的一項重要的技 造成觸發(fā)抖動的主要原因是：觸發(fā)比較器的延時誤差建立時間和觸發(fā)通道噪聲等。因此，觸發(fā)通道電路應(yīng)選擇低噪聲、低漂移、高帶寬的運算放大器、模擬開關(guān)及相關(guān)元器件，并注意布線的合理，電源退耦及地線處理得當，高頻信號傳輸電路引線走直線并盡量短。除此之外，還需要對比較器施加滯后措施，即將比較器接成施密特電路的形式（ 預置觸發(fā)功能 預置觸發(fā)功能含正延遲觸發(fā)和負延遲觸發(fā)兩種情況。并且正負延遲及延遲時間都可以進行預置。 在數(shù)字存儲示波器中預置觸發(fā)可以通過控制存儲器的寫操作過程來實現(xiàn)。 觸發(fā)電路系統(tǒng) 預置觸發(fā)功能 當被測信號大于預置電平時，觸發(fā)電路便產(chǎn)生觸發(fā)信號，于是存儲器就從零地址開始寫入采集的數(shù)據(jù)，設(shè)示波器的存儲容量為 1024，則當寫滿 1 024個單元后便停止寫操作。顯示也從零地址開始讀數(shù)據(jù)，則對應(yīng)示波器屏幕上顯示的信號便是觸發(fā)點開始后的波形。 在常態(tài)觸發(fā)狀態(tài)下， 在正延遲時 (即顯示延遲觸發(fā)點 N 個取樣點時間 )，觸發(fā)信號到來后，存儲器不立即寫入數(shù)據(jù)，而是延遲 N 次取樣之后才開始寫入。這樣當顯示時，示波器屏幕上顯示的信號便是觸發(fā)點之后 N 個取樣點的波形。這等效于示波器的時間窗口右移。 在正延遲時 在負延遲時 (即顯示超前觸發(fā)點 N 個取樣點時間 )，觸發(fā)信號到來前， 存儲器信號便就一直處于 0～ 1 023單元不斷循環(huán)寫入的過程中，當寫滿 1 024個單元之后，新內(nèi)容將覆蓋舊內(nèi)容繼續(xù)寫入。當觸發(fā)信號到來后，使存儲器再寫入 1 024 – N 個取樣點之后停止寫操作。顯示時，不是從零地址讀數(shù)據(jù)， 而是從停止寫操作時地址的下一個地址作為顯示首地址連續(xù)讀 1 024 個單元的內(nèi)容。這樣，示波器屏幕上顯示的便是觸發(fā)點之前 N 次取樣點為起點的波形，這等于示波器的時間窗口左移。 在負延遲時 預置觸發(fā)功能 預置觸發(fā)功能 DSO的顯示電路大部分采用兩種顯示方式。 隨機掃描顯示方式。 光柵掃描兩種顯示方式。 這兩種顯示方式的基本原理在本書 已做過討論。 顯示系統(tǒng) DSO顯示系統(tǒng)的組成 顯示系統(tǒng)的任務(wù)是：顯示采集的波形，顯示經(jīng)內(nèi)插或濾波處理后的波形，顯示測量的結(jié)果以及顯示人機交互信息等。 顯示地址計數(shù)器在顯示時鐘的驅(qū)動下產(chǎn)生了連續(xù)的地址信號，這些地址信號分為兩路：一路提供給采樣 RAM作為讀地址，依次將采樣 RAM中的波形數(shù)據(jù)讀出送至 D/A轉(zhuǎn)換器，然后經(jīng) D/A轉(zhuǎn)換器將數(shù)據(jù)恢復為模擬信號送至 CRT的 Y 軸；另一路直接送給另一個 D/A轉(zhuǎn)換器而形成階梯波，然后送至 CRT的 X 軸作同步的掃描信號。由于從采樣 RAM中讀出并恢復的模擬信號與形成的階梯波是同步的，根據(jù)模擬示波器的顯示原理， CRT屏幕上便能生成存儲的模擬波形， 隨機掃描顯示方式。 DSO顯示系統(tǒng)的組成 隨機掃描顯示方式的原理直觀，電路簡單，較易實現(xiàn)，但隨機掃描顯示方式在實現(xiàn)人機交互等方面不夠方便，主要應(yīng)用于一些較簡單的數(shù)字示波器的設(shè)計中。 隨機掃描顯示方式。 現(xiàn)代數(shù)字示波器的顯示電路較多采用光柵