內(nèi)存設(shè)計(jì)流程簡介ppt課件(編輯修改稿)
2025-02-10 09:29 本頁面
【文章內(nèi)容簡介】 。原理圖使用 Concept HDL， 板圖級的設(shè)計(jì)使用 Allegro DRAM芯片 : 數(shù)據(jù)存儲單元 .是內(nèi)存條上的最重要的器件，決定 DIMM的容量及帶寬。主要芯片廠家有 等 . EEPROM芯片 : 存儲內(nèi)存的主要性能參數(shù)，包括工作頻率，內(nèi)存容量等，開機(jī)時，自檢程序根據(jù) SPD中的參數(shù)設(shè)置 BIOS中內(nèi)存相關(guān)參數(shù) . 阻容器件 : 電阻及排阻主要用于消除信號反射 , 對傳輸線做源端或終端匹配 .電容主要用于旁路 ,濾波 ,去藕以及匹配等作用 . 對于服務(wù)器內(nèi)存 ,還會用到控制時鐘同步的 PLL芯片及數(shù)據(jù)寄存作用的Register芯片 .以及用于 Fully Buffered DIMM上的 AMB(Advanced Memory Buffer)芯片 . 內(nèi)存設(shè)計(jì)涉及的器件及作用 SPEC原理圖要求 : 1. 確定器件封裝 2. 確定器件間連接關(guān)系 疊層結(jié)構(gòu)對阻抗的控制 060 4 ( )Rhz I ntw? ???? ?帶狀傳輸線： 信號線夾于兩層參考平面之間。這樣的結(jié)構(gòu)有利于減少外接的電磁干擾，可以得到較好的的信號 。 對于比較重要的時鐘信號，多層布線中可以優(yōu)先考慮使用內(nèi)層布線 08 7 5 .8 90 .81 .4 1Rhz Int???? ??微帶傳輸線 ： 信號的表層布線，僅有一層參考層，外界對線路信號的傳輸影響比帶狀線要差，但這樣的設(shè)計(jì)使得布線相對簡單且接觸信號線更為容易。 S S H W W W FR4 Ground Plane 布線阻抗要求： JEDEC對信號線阻抗有明確的要求 (DDRII 為例）： 特
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1