采用高速16位adc及無線基站設計挑戰(zhàn)(編輯修改稿)
2025-02-09 19:46 本頁面
【文章內容簡介】 濾波器提供了四階高頻衰減以實現(xiàn)40 dB二級諧波（H2）衰減， dB。LC T匹配提供了阻抗轉換功能，可以實現(xiàn)較小的通帶衰減，并保持DVGA輸入源電阻和負載電阻之間的阻抗匹配。 這種結構只需要將電容元件和多數(shù)串聯(lián)電感進行并聯(lián)，因此對于PCB寄生干擾極不敏感，并且能夠真正付諸實踐。通過在濾波器LC庫中對于電容的經(jīng)驗性選擇，可以緩解ADC的充電反沖，而濾波器LC庫則同時具備差分和普通模式兩種排列分布。在本設計方案中，通過源電阻阻值的降低，通帶衰減由5 dB縮小至0 dB。衰減性能改進的同時無法實現(xiàn)完美的阻抗匹配，但卻使DVGA能夠得到較小輸出幅度的ADC全范圍參考值。 圖2 DVGA和ADC之間的帶通濾波器接口對于較大的輸入信號而言，ADC輸入時鐘的質量對于限制系統(tǒng)實現(xiàn)信噪比SNR十分關鍵。時鐘的邊緣抖動會影響ADC的定期采樣時間，并增加信號噪聲。公式（1）給出了在出現(xiàn)抖動的情況下可以實現(xiàn)的最大信噪比，fin是輸入信號頻率，sJ是rms抖動，a是以最大電平基準分貝dBFS為測量單位的輸入信號幅度，這樣即使較小的信號幅度也能出現(xiàn)較大的負值。該公式有三個要點：一是相比更高的頻率，抖動更能降低信噪比SNR；二是信號越大，抖動對于信噪比SNR的限制影響越明顯；三是可以通過降低整體抖動來提供信噪比SNR。
環(huán)評公示相關推薦
鄂ICP備17016276號-1