無(wú)線環(huán)境監(jiān)測(cè)模擬裝置-論文(編輯修改稿)
2025-02-08 05:13 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 方案一：串口通信。 優(yōu)點(diǎn)是有標(biāo)準(zhǔn)的通信協(xié)議，便于編程；缺點(diǎn)是對(duì)傳輸?shù)男盘?hào)要求十分嚴(yán)格，誤碼 高。 方案二： I/O 口模擬通信。 這種方法需要自定義通信協(xié)議，傳輸信號(hào)的位數(shù)可自定義，且誤碼率較低。 通過以上兩種方案的比較，方案二更易于實(shí)現(xiàn)該系統(tǒng)的功能及要求。 FSK 調(diào)制發(fā)射電路設(shè)計(jì) ： 方案一：采用晶體振蕩器以及集體三極管構(gòu)建 無(wú)須調(diào)整的晶體振蕩電路 來(lái)進(jìn)行FSK 調(diào)制及發(fā)射，該方案雖然成本低廉，但缺點(diǎn)是參數(shù)一致性較差，容易受外界干擾，調(diào)試不方便。 方案二：采用專用集成芯片 MC2833 進(jìn)行 FSK 調(diào)制及發(fā)射，該方案容易實(shí)現(xiàn)，調(diào)試簡(jiǎn)單，成本也不高。 因此選者方案二。 FSK 解調(diào)接收電路設(shè)計(jì)： 方案一：采用 FPGA 芯片直接進(jìn)行 FSK 信號(hào)的解調(diào)，可以進(jìn)行多種校驗(yàn)已達(dá)到最佳的數(shù)據(jù)接收。但該方案成本較高，且另需專門的 FSK 接收電路，實(shí)現(xiàn)較復(fù)雜。 方案二：采用專用的集成芯片 MC3363 對(duì) FSK 信號(hào)進(jìn)行接收，放大，解調(diào)。 因方案二成本較低，實(shí)現(xiàn)容易，且集接收，放大，解調(diào)于一體， 方便單片機(jī)處理。 耦合線圈的匹配理論 （ 1） 并聯(lián) LC 諧振回路 圖 一 是 由 電感 L、電容 C 和外加信號(hào)源組成的并聯(lián)諧振回路。 r 是電感 L 的損耗電阻 。 LC 并聯(lián)諧振回路的 諧振頻率 ： ω 0= 圖 1 LC 并聯(lián)諧振回路 （ 2） 串聯(lián) LC 諧振回路 圖二 是串聯(lián)ＬＣ諧振回路的基本形式，其中ｒ是電感Ｌ的損耗電阻，Ｒ l 是負(fù)載電阻。 按照與并聯(lián)ＬＣ回路的對(duì)偶關(guān)系， 直接給出串聯(lián)ＬＣ回路的 諧振頻率 ： ω 0= 圖 2 LC 串聯(lián)諧振回路 （ 3） 串、 并聯(lián)諧振回路阻抗特性比較 圖 3 串聯(lián)諧振回路與并聯(lián)諧振回路的阻抗特性曲線 圖 三 是串聯(lián)諧振回路與并 聯(lián)諧振回路的阻抗特性曲線。由圖可見，前者在諧振頻率點(diǎn)的阻抗最小 ； 后者在諧振頻率點(diǎn)的阻 抗最大。所以，串聯(lián)回路在諧振時(shí)，通過電流 I0 最大； 并聯(lián)回路在諧振時(shí)，兩端電壓 U0 最大。 在實(shí)際 應(yīng)用時(shí)，串聯(lián)回路適合與信號(hào)源和負(fù)載串聯(lián)連接，使有用信號(hào)通過回路有效地傳送給負(fù)載；并聯(lián)回路適合與信號(hào)源和負(fù)載并聯(lián)連接，使有用信號(hào)在負(fù)載上的電壓振幅增大。 綜上，感應(yīng)器使用 LC 并聯(lián)諧振方式，以獲得最大感應(yīng)電壓。 三、電路與程序設(shè)計(jì)： 0112fLC LC??或0112fLC LC??或 圖 4 FSK 調(diào)制發(fā)射電路 圖 5 FSK 解調(diào)電路 1122334455667788991010111112121313141415151616U1MC2833R1100KC34700PL1Y1VCCC156PC251PC447PR45K1R510
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1