數(shù)字電子技術(shù)模擬題一(編輯修改稿)
2025-02-05 20:04 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 在系列邏輯運(yùn)算中，錯(cuò)誤的是：（ ） a、 若 A=B，則 AB=A b、若 1+A=B，則 1+A+AB=B c、 A+B=B+C，則 A=C d、都正確 雙輸入 CMOS 與非門(mén)如右圖，輸出 Z 為：（ ） a、 Z=A b、 Z= A c、 Z=0 d、 Z=1 欲使一路數(shù)據(jù)分配到多路裝置應(yīng)選用帶使能端的：（ ） a、編碼器 b、譯碼器 c、選擇器 d、比較器 JK 觸發(fā)器在 CP 脈沖作用下，欲使 Qn+1=1，則必須使：（ ） a、 J=1， K=0 b、 J=0， K=0 c、 J=0， K=1 d、 J=1， K=1 A Z 10k ＆ 0 1 A = 1 A = 0 A = 0 A = 1 觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如下，則它是：（ ） a、 RS 觸發(fā)器 b、 D 觸發(fā)器 c、 JK 觸發(fā)器 d、 T 觸發(fā)器 將三角波變換為矩形波，需選用：（ ） a、施密特觸發(fā)器 b、多諧振蕩器 c、雙穩(wěn)態(tài)觸發(fā)器 d、單穩(wěn)態(tài)觸發(fā)器 如 圖 所 示 時(shí) 序 邏 輯 電 路 為 （ ）。 a、 移位 寄 存 器 b、 同步 二 進(jìn) 制 加 法 計(jì) 數(shù) 器 c、 異 步 二 進(jìn) 制 減 法 計(jì) 數(shù) 器 c、 異 步 二 進(jìn) 制 加 法 計(jì) 數(shù) 器 邏 輯 電 路 如 圖 所 示， 當(dāng) A=“ 0”， B=“ 1” 時(shí)， C脈 沖 來(lái) 到 后 D 觸 發(fā) 器 ( )。 a、 置“ 0” b、 保 持 原 狀 態(tài) c、 置“ 1” d、 具 有 計(jì) 數(shù) 功 能 DC=1A1BC≥1 如圖所示邏輯電路為 （ ） 。 a、 同步二進(jìn)制加法計(jì)數(shù)器 b、 異步二進(jìn)制加法計(jì)數(shù)器 c、 同步二進(jìn)制減法計(jì)數(shù)器 d、 異步二進(jìn)制減法計(jì)數(shù)器 二、判斷題（ 2 10 分） （ ） 在二進(jìn)制與十六進(jìn)制的轉(zhuǎn)換中，有下列關(guān)系： （ 1001110111110001） B=（ 9DF1） H （ ） 8421 碼和 8421BCD 碼都是四位二進(jìn)制代碼。 （ ） 二進(jìn)制數(shù) 1001 和二進(jìn)制代碼 1001 都表示十進(jìn)制數(shù) 9。 （ ） TTL 與非門(mén)輸入采用多發(fā)射極三極管，其目的是提高電路的抗干擾能力。 （ ） OC 與非門(mén)的輸出端可以并聯(lián)運(yùn)行，實(shí)現(xiàn)“線(xiàn)與”關(guān)系，即 L=L1+L2 （ ） 在具有三組與輸入端的與或非門(mén)中，當(dāng)只使用其中的兩組與輸入端時(shí)，余下的 一組與輸入端應(yīng)接高電平。 （ ） 數(shù)字電路中最基本的運(yùn)算電路是加法器。 （ ） 要改變觸發(fā)器的狀態(tài)，必須有 CP 脈沖的配合。 D 1R D 1 Q 1Q 1D 0R D 0 Q 0Q 0D 0R DCQ 1Q 0K 1J 1Q 1Q 1CR DQ 0 Q 1K 0J 0Q 0Q 0（ ） 容量為 256 4 的存儲(chǔ)器，每字 4 位，共計(jì) 256 字， 1024 個(gè)存儲(chǔ)單元。 （ ） 自激多諧振蕩器不需外加觸發(fā)信號(hào)，就能自動(dòng)的輸出矩形脈沖。 三、化簡(jiǎn)邏輯函數(shù)（ 12 分） （ 6 分）用公式法： CABCBBCAACL ???? （ 6 分）用卡諾圖法： DABCBAA B DDCBBAL ????? 四、組合邏輯電路（ 18 分） 設(shè)有一組合邏輯部件，不知內(nèi)部結(jié)構(gòu)，測(cè)得其輸入波形 A， B， C 與輸出波形 L 如圖所示， 1）試列寫(xiě)出真值 表； 2）寫(xiě)出邏輯表達(dá)式； 3）畫(huà)出由 74138譯碼器構(gòu)成邏輯圖。 (本大題 10 分 ) 下圖為雙 4 選 1 數(shù)據(jù)選擇器構(gòu)成的組合邏輯電路，輸入量為 A、 B、 C，輸出邏輯函數(shù)為F1， F2，試寫(xiě)出 F1， F2，邏輯表達(dá)式。（ 8 分） 五、時(shí)序邏輯電路（ 20 分） 1. (8分 )設(shè)負(fù)邊沿 JK觸發(fā)器的初始狀態(tài)為 0， CP、 J、 K信號(hào)如圖所示，試畫(huà)出 Q端的波形。 （ 12分） 邏輯電路如圖所示， 1. 寫(xiě)出時(shí)鐘方程， 2. 寫(xiě)出驅(qū)動(dòng)方程， 3. 求解狀態(tài)方程， 4. 列寫(xiě)狀態(tài)表， 5. 已知 C 脈沖波形，畫(huà)出輸出 Q0 ， Q1 的波形，判斷該計(jì)數(shù) 器是加法還是減法？是異步還是同步？ （設(shè) Q0 ， Q1 的初始狀態(tài)均為“ 00”）。（ 12 分） 六、 綜合題設(shè)計(jì)（ 10分） 四位二進(jìn)制計(jì)數(shù)器 74161 的功能表和邏輯符號(hào)如下圖所示。 試說(shuō)明該器件的各引腳的作用。 分別用清零法和置數(shù)法和適當(dāng)?shù)倪壿嬮T(mén)構(gòu)造 9 進(jìn)制計(jì)數(shù)器。 《數(shù)字電子技術(shù)》模擬題一解答及評(píng)分標(biāo)準(zhǔn) 一、單項(xiàng)選擇題 （ 2 10 分） C D A B D B D C A B 評(píng)分標(biāo)準(zhǔn)：每題 2 分，做對(duì)一個(gè) 2 分，錯(cuò)誤不給分。 二、判斷題 （ 1 10 分） √ √ √ √ √ 評(píng)分標(biāo)準(zhǔn)：每題 1 分，做對(duì)一個(gè) 1 分，錯(cuò)誤不給分。 三、分析計(jì)算
試題試卷相關(guān)推薦
鄂ICP備17016276號(hào)-1