電子設(shè)計(jì)自動(dòng)化技術(shù)-緒論(編輯修改稿)
2025-02-04 15:25 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 ：一般先經(jīng)過(guò)多芯片 (MultiProject Wafer，簡(jiǎn)稱 MPW)試投 100萬(wàn)美圓， 10個(gè)項(xiàng)目，一個(gè) 10萬(wàn) 。 ？？ 45 設(shè)計(jì)業(yè)發(fā)展 Design serves （ Chipless）：臺(tái)灣創(chuàng)意公司等 IDM（ Integration Device manufacture ）企業(yè)中的設(shè)計(jì)部門 全球設(shè)計(jì)業(yè) 美國(guó)占 60%，臺(tái)灣占 22% 中國(guó)占 3%（自有知識(shí)產(chǎn)權(quán)的芯片只占全球 %份額 ) 46 設(shè)計(jì)業(yè)發(fā)展 中國(guó)大陸 ? 2022年： 120余家 , 從業(yè)人員 4000人 ? 2022年 9月： 389家 (企業(yè) 270家 ),從業(yè)人員 ,產(chǎn)值超過(guò)1億人民幣的近 10家 . ? （包括：專業(yè)、集成電路生產(chǎn)企業(yè)內(nèi)、 整機(jī)企業(yè)內(nèi) 、研究所、高校及海外獨(dú)資企 業(yè)等） ? 最高設(shè)計(jì)水平 ，主流在 ~；年設(shè)計(jì)能力超過(guò) 500種 ,可設(shè)計(jì)幾百萬(wàn)門級(jí)芯片 . 包括；方舟、龍芯、北大眾智 32位 CPU、’星光‘?dāng)?shù)字圖象處理漢芯 DSP等 挑戰(zhàn) :技術(shù)水平、國(guó)際競(jìng)爭(zhēng)、整機(jī)配套、資金 、人才 發(fā)展快、差距正在縮小 （ 5年可具備與國(guó)際設(shè)計(jì) 公司競(jìng)爭(zhēng)的實(shí)力） 47 設(shè)計(jì)業(yè)發(fā)展 中國(guó)正在成為國(guó)際集成電路生產(chǎn)的基地！ 但是我們不掌握集成電路生產(chǎn)設(shè)備關(guān)鍵制造技術(shù)！ 我們還缺少具有國(guó)際競(jìng)爭(zhēng)力的自主知識(shí)產(chǎn)權(quán)芯片！ 7個(gè)國(guó)家集成電路設(shè)計(jì)產(chǎn)業(yè)基地、 15個(gè)集成電路人才培養(yǎng)基地，年產(chǎn)值 1億元以上 03年不足 10家 .05年超過(guò) 15家，黑龍江？ 48 課程內(nèi)容 EDA技術(shù)發(fā)展 ? IC設(shè)計(jì)內(nèi)容 ? IC 和 Computer互相依賴發(fā)展 ? 集成電路設(shè)計(jì)方法學(xué)發(fā)展 ? 第一代 : CAD(Computer Aided Design) ? 第二代 : CAE (Computer Aided Engineering) ? 第三代 : EDA ： Top_down 設(shè)計(jì)技術(shù)； Behavioral Description (算 法級(jí)行為描述）； HighLevel Synthesis； RTL 描述； 邏輯綜合 ? 第四代 : VDSM EDA 49 IC設(shè)計(jì)內(nèi)容 Function Logic Circuit Layout . X=A and B Y=C nor D A B A B X V Vss Vss Vdd A B C D X Y Z X Vdd VSS Verification 50 課程內(nèi)容 EDA技術(shù)發(fā)展 ? IC設(shè)計(jì)內(nèi)容 ? IC 和 Computer互相依賴發(fā)展 ? 集成電路設(shè)計(jì)方法學(xué)發(fā)展 ? 第一代 : CAD ? 第二代 : CAE ? 第三代 : EDA ： Top_down 設(shè)計(jì)技術(shù)； Behavioral Description (算法級(jí)行為描述）； HighLevel Synthesis； RTL 描述；邏輯綜合 ? 第四代 : VDSM EDA 51 IC 和 Computer互相依賴發(fā)展 Computer依賴 IC的發(fā)展而發(fā)展：集成電路大規(guī)模和小型化 78086。 82286。 85386。89486。 93奔騰 。96P6。 00奔騰 4代； IC依賴 Computer的發(fā)展而發(fā)展 —Micovax2286 Computer Aided Design（ CAD） Methus 286 CAE Electronics Design Automation（ EDA） 每人每天畫 50門版圖（手工）， 1000萬(wàn)門 CPU版圖需 700人年 52 課程內(nèi)容 EDA技術(shù)發(fā)展 ? IC設(shè)計(jì)內(nèi)容 ? IC 和 Computer互相依賴發(fā)展 ? 集成電路設(shè)計(jì)方法學(xué)發(fā)展 ? 第一代 : CAD ? 第二代 : CAE ? 第三代 : EDA ： Top_down 設(shè)計(jì)技術(shù)； Behavioral Description (算法級(jí)行為描述）； HighLevel Synthesis； RTL 描述；邏輯綜合 ? 第四代 : VDSM EDA 53 集成電路設(shè)計(jì)方法學(xué)發(fā)展 第一代 : CAD (Computer Aided Design ) ? 傳統(tǒng)電路驗(yàn)證方法是采用實(shí)驗(yàn)板，與實(shí)際差別大；不能進(jìn)行容差分析和極限條件的驗(yàn)證，速度慢。 ? 70年代： Layout DRC（ Design Rule Check) + Circuit Simulation 54 Function Logic Circuit Layout . X=A and B Y=C nor D A B A B B X V Vss Vss Vdd A B C D X Y Z X Vdd VSS Verification 55 集成電路設(shè)計(jì)方法學(xué)發(fā)展 d1 d1 d2 d2 d2 d3 d3 d4 d1內(nèi)間距檢察 d2外間距檢察 d3 內(nèi)外距檢察 d4內(nèi)內(nèi)距檢察 56 IC設(shè)計(jì)內(nèi)容 A A A B B B Cin Cin B Cout Vdd 電路圖 57 集成電路設(shè)計(jì)方法學(xué)發(fā)展 電路模擬：列出 數(shù)學(xué)形式的電路方程，求解。 SPICE（ Simulation Program with Integrated Circuit Emphasis）：世界上第一個(gè)電路模擬程序，由美國(guó)加州大學(xué)伯克利分校于 70年開始開發(fā) ? 1975年 第一個(gè)版本 SPICE2G ? 1981年 SPICE2G6 ? 在此基礎(chǔ)上，發(fā)展起來(lái)的電路模擬程序： SPICE3，HSPICE， PSPICE ， Fast SPICE（ 1990）（ ,26) 58 集成電路設(shè)計(jì)方法學(xué)發(fā)展 二極管 （采用等效電路建模） CD K A K 符號(hào) ? 等效電路原理 ? 電路模型參數(shù)提取 ? 基爾霍夫定律面向節(jié) 點(diǎn)電壓建立方程 ? 解方程，求電路直流、 交流和瞬態(tài)特性 ID A rS 59 集成電路設(shè)計(jì)方法學(xué)發(fā)展 第二代 : CAE( Computer Aided Engineering ) ? 80年代： Layout Placement and Routing + Logic Simulation+LVS(Layout Versus Schematic
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1