神經(jīng)網(wǎng)絡(luò)硬件方面的調(diào)查研究(編輯修改稿)
2025-01-31 16:17 本頁面
【文章內(nèi)容簡介】 立 通用處理器為神經(jīng)元功能可通過編程實現(xiàn)。由于其廣泛的可用性和相對低廉的價格，許多神經(jīng)元計算機用通用芯片進行組裝。從簡單結(jié)構(gòu)，低成本單元（例如在 BSP400 [ 28 ]和 COKOS[ 29 ]）到像晶體計算機那樣相當(dāng)復(fù)雜處理結(jié)構(gòu)的實現(xiàn)，它們的并行輸入 /輸出線 [ 30 ]、數(shù)字信號處理器是獨特的。 對于許多處理器而言尋找好的一個互聯(lián)策略被證明是一個復(fù)雜的問題。然而，許多關(guān)于這些大規(guī)模、并行計算機結(jié)構(gòu)的知識可以于神經(jīng)元結(jié)構(gòu)的設(shè)計。 五、神經(jīng)網(wǎng)絡(luò)硬件分類 ? 對通用處理器的神經(jīng)元計算機的建立 （ 實例 ） RAP（環(huán)陣列處理器） [ 33 ]是由通用處理器構(gòu)造出神經(jīng)元處理器的一個例實例。它是在 ICSI（國際計算機科學(xué)研究所，伯克利，加利福尼亞州）研發(fā)出的，并且自 1990以來它是作為開發(fā)語音識別中的連接算法的一個重要部分。 RAP是由一個 4 MB的動態(tài)隨機存取存儲器和 4—40個具有 256千字節(jié)快速靜態(tài)存儲器的定點數(shù)字信號處理器 TITMS320C30組成。這些芯片通過 Xilinx公司的可編程門陣列（ PGAs）進行連接。這些芯片是通過一個連接環(huán)連接成可編程門陣列，每個芯片執(zhí)行一個簡單的數(shù)據(jù)管道。此外，每板有一個虛擬機環(huán)境總線的邏輯接口，允許它連接到主機上。 RAP的軟件支持需要一個具有命令解釋器的工作站， C標(biāo)準(zhǔn)環(huán)境的工具和一個矩陣、向量庫。在前處理中計算一個多層感知器網(wǎng)絡(luò)，一個簡單的板就可以每秒運行 57兆周，而處理反向訓(xùn)練可以每秒運行 。 五、神經(jīng)網(wǎng)絡(luò)硬件分類 ? 神經(jīng)元芯片 實現(xiàn)神經(jīng)元功能采用的專用芯片需設(shè)計專用的電路。通過比較通用處理器執(zhí)行的 2階幅度，神經(jīng)元芯片提高了神經(jīng)元交互時間。設(shè)計神經(jīng)元芯片可以選擇一些應(yīng)用技術(shù)。其主要區(qū)別在于選擇了一個全數(shù)字化，完全模擬，或混合的設(shè)計。 一些實例表明直接在電路中執(zhí)行改變了原始計算機單元（模擬或分析）確切功能。這主要是由于精度的有限。有限的精度對原始模式的運作具有非常大的影響。為構(gòu)造出大規(guī)模的執(zhí)行機構(gòu)，許多神經(jīng)元芯片就必須互聯(lián)。因此一些芯片就用于專門的通信通道。其他的神經(jīng)元芯片就被專用通信元件互聯(lián)了。 五、神經(jīng)網(wǎng)絡(luò)硬件分類 ? 數(shù)字神經(jīng)元芯片 數(shù)字神經(jīng)元專用集成電路（ ASIC）是強大和成熟的神經(jīng)元芯片。數(shù)字技術(shù)提供的高精度，高可靠性，高可編程性。此外，強大的設(shè)計工具對數(shù)據(jù)全、半定制設(shè)計是有效的。缺點是與模擬實現(xiàn)相比，具有相對較大的電路尺寸。突觸權(quán)重可以存在芯片上也可不存在芯片上。這是權(quán)衡速度和大小來選擇的。 五、神經(jīng)網(wǎng)絡(luò)硬件分類 ? 模擬神經(jīng)元芯片 模擬電子技術(shù)有一些特性是可以直接用于神經(jīng)網(wǎng)絡(luò)的實現(xiàn)。例如，運算放大器，可以很容易用晶體管構(gòu)建，可以自動運行神經(jīng)功能，如集成與雙彎曲線轉(zhuǎn)換。 這些密集型計算，可以通過物理過程自動執(zhí)行，如集合電流或電荷。模擬電子技術(shù)是非常緊湊，且可在低能耗條件下提供高速運轉(zhuǎn)。根據(jù)目前最先進的微電子技術(shù)，一個簡單的神經(jīng)元可以把 1000多個神經(jīng)元聯(lián)想記憶芯片和 100多個輸入集成到一個 100GCPS的芯片上。 五、神經(jīng)網(wǎng)絡(luò)硬件分類 ? 模擬神經(jīng)元芯片 （ 優(yōu)缺點 ）
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1