【文章內(nèi)容簡介】 U停止操作，并使內(nèi)部的標志寄存器、段寄存器和指令隊列復位到起始狀態(tài)。 ?READY(準備就緒 ) 輸入、高電平有效。這是被訪問的存儲器或 I／ O設備發(fā)來的回答信號，表示數(shù)據(jù)傳送已準備就緒。 若 CPU執(zhí)行存儲器讀／寫或 I／ O讀／寫操作，而存儲器或 I／ O設備沒有準備好，則在此線上給出低電平， CPU自動插入一個或幾個等待周期 (Tw)，其目的是使 CPU能和各種不同速度的存儲器或 I／ 0同步。 64 ?TEST(測試 ) 輸入。當 CPU執(zhí)行 WAIT指令時，每隔 5個時鐘周期對 TEST信號進行一次測試。如果 TEST是高電平時， CPU則進入踏步狀態(tài)，重復執(zhí)行 WAIT指令；如果 TEST是低電平時， CPU執(zhí)行下一條指令。 ?S S S0(總線周期狀態(tài) ) 輸出。這三條信號線的編碼表達了 CPU總線的操作性質(zhì) (見表 4． 3)。在最大模式中， CPU通過 8288總線控制器利用這三個狀態(tài)信息產(chǎn)生訪問存儲器和 I／ O的控制信號。 65 66 ?RQ／ GT0、 RQ／ GT1(Request Grant)(請求／同意 ) 輸入／輸出、雙向。這兩條線是在最大方式中總線的請求／同意信號，是供兩個外部處理器用來請求和獲得總線控制權(quán)的。這兩個信號的功能和在最小方式中的 HOLD／HLDA是一樣的。所不同的是這兩條信號線是雙向的，而HOLD和 HLDA是單向的。這兩條線專為利用協(xié)處理器 808I／ O處理器 8089(本地方式 )來構(gòu)成多處理器系統(tǒng)而設計的，這兩條線可同時聯(lián)系兩個主控設備。 RQ／ GT1的優(yōu)先權(quán)高于 RQ／ GT0 LOCK(封鎖 ) 輸出、三態(tài)、低電平有效。 LOCK總線封鎖信號，用軟件設置，即在一條指令的前面加上 “ LOCK”前綴，在該條指令執(zhí)行過程中，此信號向總線上其它主控設備表明，不允許它們占用總線。該指令執(zhí)行完，它便失去作用。 67 ?QS0、 QS1(指令隊列狀態(tài)信號 )輸出。用它表示8086／ 8088指令隊列狀態(tài)。如表 4． 4所示。 68 4． 2． 4 8086CPU最小工作模式系統(tǒng)的典型配置 圖 4． 7a示出了 8086系統(tǒng)最小工作模式下的典型配置之一。 圖 4． 7b示出了 8086系統(tǒng)最小工作模式下的典型配置之二 69 內(nèi)部三態(tài)門總是允許輸出的 70 71 4． 2． 5 8086CPU最大工作模式系統(tǒng)的典型配置 圖 4． 8a示出了 8086最大工作模式系統(tǒng)的典型配置之一，在結(jié)構(gòu)上與最小模式系統(tǒng)的主要區(qū)別是增設了一個總線控制器 8288和一個總線仲裁器 8289，它們可以構(gòu)成 8086CPU為核心的多處理器系統(tǒng)。 圖 4． 8b示出了 8086最大工作模式系統(tǒng)的典型配置之二。 圖中 8288對 CPU發(fā)出的控制信號進行變換和組合，發(fā)出對存儲器和 I／ O端口的讀／寫信號和對鎖存器 828總線收發(fā)器 8286的控制信號，使總線控制功能更加完善。 72 實現(xiàn)多處理器對總線資源的共享控制 73 由 8288提前一個時鐘周期發(fā)出信號，以便與較慢的存儲器和外部設備配合。 74 由于與 CPU一起使用的存儲器不只一個，這就產(chǎn)生選片問題。一般采用譯碼器來選片。 圖 4． 14為 3—8譯碼器(74LSl38)的引腳配置。該芯片有三個片選端 G G1A和G2A 當 G1 = G1A =0、 G2A =0時，芯片才被選通，否則輸出均為高電平。 A、 B、 C為三位輸入端。輸出端的邏輯功能如表 4． 6所示。 75 76 4． 4 單片機的結(jié)構(gòu)特點及其最小應用系統(tǒng) 單片機 (Singlechip Microputer)的典型結(jié)構(gòu)如圖 4． 25所示， 目前常用的 MCS一 45l、 96系列單片機的主要性能參數(shù)見 表4． 15。 其中 MCS一 51系列單片機是目前 8位微機中性能價格比最佳，應用較多的系列產(chǎn)品。 77 78 79 下面以 MCS一 51系列產(chǎn)品為例，對其結(jié)構(gòu)特點和應用作簡要說明。 1． MCS一 51系列單片機的結(jié)構(gòu)特點 MCS一 51系列單片機包括 805 8751和 8031三種產(chǎn)品，其硬件設計簡單靈活。 8051片內(nèi)有 4 KB的 ROM。用戶將已開發(fā)好的程序交給芯片制造廠商，在制造芯片時用掩膜工序?qū)⒂脩舫绦驅(qū)懭?ROM。顯然用戶本身是無法將自己的程序?qū)懭?8051芯片的。程序一經(jīng)寫入片內(nèi) ROM，用戶也無法改變程序。所以 8051用在批量較大 (1 000片以上 )時，經(jīng)濟上才合算。 80 8051單片機包含中央處理器、程序存儲器 (ROM)、數(shù)據(jù)存儲器 (RAM)、定時 /計數(shù)器、并行接口、串行接口和中斷系統(tǒng)等幾大單元及數(shù)據(jù)總線、地址總線和控制總線等三大總線，現(xiàn)在我們分別加以說明： 中央處理器： 中央處理器 (CPU)是整個單片機的核心部件，是 8位數(shù)據(jù)寬度的處理器，能處理8位二進制數(shù)據(jù)或代碼，CPU負責控制、指揮和調(diào)度整個單元系統(tǒng)協(xié)調(diào)的工作，完成運算和控制輸入輸出功能等操作。 81 數(shù)據(jù)存儲器 (RAM)： 8051內(nèi)部有 128個 8位用戶數(shù)據(jù)存儲單元和 128個專用寄存器單元，它們是統(tǒng)一編址的，專用寄存器只能用于存放控制指令數(shù)據(jù)，用戶只能訪問，而不能用于存放用戶數(shù)據(jù)，所以，用戶能使用的的 RAM只有 128個 ，可存放讀寫的數(shù)據(jù)，運算的中間結(jié)果或用戶定義的字型表 。 程序存儲器 (ROM)： 8051共有 4096個 8位掩膜 ROM，用于存放用戶程序，原始數(shù)據(jù)或表格 定時 /計數(shù)器 (ROM)： 8051有兩個 16位的可編程定時 /計數(shù)器，以實現(xiàn)定時或計數(shù)產(chǎn)生中斷用于控制程序轉(zhuǎn)向 82 并行輸入輸出 (I/O)口： 8051共有 4組 8位 I/O口 (P0、 P P2或 P3)，用于對外部數(shù)據(jù)的傳輸 全雙工串行口： 8051內(nèi)置一個全雙工串行通信口，用于與其它設備間的串行數(shù)據(jù)傳送，該串行口既可以用作異步通信收發(fā)器，也可以當同步移位器使用 中斷系統(tǒng)： 8051具備較完善的中斷功能，有兩個外中斷、兩個定時/計數(shù)器中斷和一個串行中斷，可滿足不同的控制要求，并具有 2級的優(yōu)先級別選擇。 時鐘電路： 8051內(nèi)置最高頻率達 12MHz的時鐘電路，用于產(chǎn)生整個單片機運行的脈沖時序，但 8051單片機需外置振蕩電容。 83 84 MCS一 51系列單片機的引腳 如圖 4． 26所示 ，其引腳功能可分為三大部分： (1)I／ O口線 P0、 P P P3共四個 8位口。 P0 、 P2：電路中包含一個數(shù)據(jù)輸出鎖存器和兩個三態(tài)數(shù)據(jù)輸入緩沖器，另外還有一個數(shù)據(jù)輸出的驅(qū)動和控制電路。這兩組口線用來作為 CPU與外部數(shù)據(jù)存儲器、外部程序存儲器和 I/O擴展口，而不能象 P P3直接用作輸出口。 P2口作為外部數(shù)據(jù)存儲器或程序存儲器的地址總線的高 8位輸出口 AB8AB15， P0口由 ALE選通作為地址總線的低8位輸出口 AB0AB7。外部的程序存儲器由 PSEN信號選通，數(shù)據(jù)存儲器則由 WR和 RD讀寫信號選通，因為216=64k，所以 8051最大可外接 64kB的程序存儲器和數(shù)據(jù)存儲器。 85 (3)電源及時鐘 Vcc、 Vss、 XTAL1／ XTAL2 8051的時鐘有兩種方式，一種是片內(nèi)時鐘振蕩方式，但需在 18和 19腳外接石英晶體 (212MHz)和振蕩電容，振蕩電容的值一般取 10p30p。另外一種是外部時鐘方式，即將XTAL1接地，外部時鐘信號從 XTAL2腳輸入。 (2)控制口線 PSEN(片外取指控制 )、 ALE(地址鎖存控制 )、 EA(片外存儲器選擇 )、 RESET(復位控制 )。 P1口為 8位準雙向口，每一位均可單獨定義為輸入或輸出口。 P3口為準雙向口，為適應引腳的第二功能的需要，增加了第二功能控制邏輯，在真正的應用電路中，第二功能顯得更為重要 86 87 88 其應用特性為： 1)I／ O口線不能都用作用戶 I／ O線。 除 805l／ 8751外真正可完全為用戶使用的 I／ O口線只有 P1口以及部分作為第一功能使用的 P3口。 2)I／ O口的驅(qū)動能力。 P0口可驅(qū)動 8個 TTL門電路， P P P3則只能驅(qū)動 4個 TTL門電路。 89 3)P口是雙重功能口，其引腳功能如下： 引腳名 引腳號 功能 Vcc 40 875l的編程， 805l或 875l的檢驗和 正常運行時的電源， +5 V。 Vss 40 接地電平。 P0口 39～ 32 8位雙向 I／ O口，也是訪問外存儲器的 低位地址和數(shù)據(jù)總線。在編程和校驗 時，用于數(shù)據(jù)的輸入和輸出。 P1口 1～ 8 8位雙向 I／ O口。在編程和校驗時，用 于接受低位地址字節(jié)。 90 P2口 21～ 28 8位雙向 I／ O口。在訪問外存儲器時， 輸出高位地址字節(jié)；在編程和檢驗時， 它也能接受高位地址和控制信號。 P3口 10～ 17 8位雙向 I／ O口。實現(xiàn)第二功能時，必 須在相應的輸出鎖存器里寫入 “ l”。 RST／ Vpp 9 從低到高 (約 3 V)的跳變使 805l復位。若 Vcc降到低于規(guī)定值，而 Vpp在規(guī)定值范 圍 (約為 5 V)內(nèi)，則 Vpp將為 RAM提供備用 電源。 91 當 8051通電，時鐘電路開始工作，在 RESET引腳上出現(xiàn) 24個時鐘周期以上的高電平，系統(tǒng)即初始復位。初始化后，程序計數(shù)器 PC指向 0000H， P0P3輸出口全部為高電平，堆棧指鐘寫入 07H，其它專用寄存器被清“ 0”。 RESET由高電平下降為低電平后，系統(tǒng)即從 0000H地址開始執(zhí)行程序。然而，初始復位不改變 RAM（包括工作寄存器 R0R7）的狀態(tài)，8051的 初始態(tài)如下表 ： 8051的復位方式可以是自動復位，也可以是手動復位，見下圖。此外， RESET/Vpp還是一復用腳， Vcc掉電期間，此腳可接上備用電源，以保證單片機內(nèi)部RAM的數(shù)據(jù)不丟失 。 92 93 ALE／ PROG 30 提供地址鎖存允許輸出信號。在訪問外存 儲器時，鎖存低位地址字節(jié)。在進 行 EPROM編程時，接受編程脈沖輸入。 PSEN 29 程序存儲允許輸出信號。 當訪問外部程序存儲器時，此腳輸出負脈沖選通信號， PC的 16位地址數(shù)據(jù)將出現(xiàn)在 P0和 P2口上，外部程序存儲器則把指令數(shù)據(jù)放到 P0口上，由 CPU讀入并執(zhí)行 EA/Vpp 31 低電平時， 8051執(zhí)行外程序存儲器的指令。 8051和 8751單片機，內(nèi)置有 4kB的程序存儲器 ,高電平時，當 PC小于 4 KB時 , 8051 執(zhí)行片內(nèi) ROM／ EPROM。 而超過 4kB地址則讀取外部指令數(shù)據(jù) 該腳也接收 21V的 EPROM編程電壓。 94 XTALl 18 振蕩器的高增益放大器輸入，接晶振或外 部源。 XTAL2 19 振蕩器的放大器輸出，或接收外振蕩器信號。 4個并行口 P0、 Pl、 P P3提供了 32根 I／ O線。芯片內(nèi)每個口由 一個鎖存器 (特殊功能寄存器 P0到 P3)、 一個輸出驅(qū)動器 和 二個輸入緩沖器 組成。 口 0和口 2的輸出驅(qū)動器以及口 0的輸入緩沖器用于訪問外部存儲器。此時，口 0分別輸出 外部低位地址 、 讀／寫數(shù)據(jù) ，而口 2輸出外部 存儲器高位地址 。 95 引腳 第二功能 RXD(串行輸入口 ) TXD(串行輸出口 ) INT0 (外部中斷 ) INT1 (外部中斷 ) T0(定時器 0外部輸入 ) P3 .5 T1 (定時器 1外部輸入 ) WR(外部數(shù)據(jù)存儲器寫脈沖 ) RD(外部數(shù)據(jù)存儲器讀脈沖 ) 口 3的每一根線可執(zhí)行第二功能： 96 2． MCS一 51系列單片機的最小應用系統(tǒng)及其擴展 單片機的應用系統(tǒng)構(gòu)成如圖