[工學(xué)]第2章8086微處理器與匯編語(yǔ)言上(編輯修改稿)
2024-11-12 18:44 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 腳分時(shí)復(fù)用 為了減少芯片的引線， 部分引腳具有雙重功能， 采用分時(shí)復(fù)用方式工作。 8088的引腳圖 8086見 P41 3． 引腳及其功能 （ 1）數(shù)據(jù)和地址總線 ● AD15～ AD0 地址 /數(shù)據(jù)復(fù)用總線（輸入 /輸出、三態(tài)）。 ● A19/S6～ A16/S3 地址 /狀態(tài)復(fù)用總線（輸出、三態(tài)）。 ● BHE/S7 數(shù)據(jù)總線高位允許 /狀態(tài)復(fù)用引腳（輸出、三態(tài)）。 （ 2）控制和狀態(tài)線 ● RD 讀控制（輸出、三態(tài)）。 ● RAEDY 外部準(zhǔn)備就緒（輸入）。 3． 引腳及其功能 （ 2）控制和狀態(tài)線（續(xù)） ● INTR 可屏蔽中斷（輸入）。 ● TEST 等待測(cè)試（輸入）。 ● NMI 不可屏蔽中斷（輸入 ↑ ）。 ● RESET 系統(tǒng)復(fù)位（輸入）。 ● CLK 時(shí)鐘（輸入）。 ● Vcc （＋ 5V）電源（輸入）。 ● GND 接地（輸入）。 ● MN/MX 最小 /最大模式選擇（輸入）。 3． 引腳及其功能 （ 3） 最小模式 （ MN/MX＝ Vcc） 控制和線狀態(tài) ● M/IO 存儲(chǔ)器或輸入 /輸出控制（輸出、三態(tài)）。 ● WR 寫控制（輸出、三態(tài)）。 ● INTA中斷響應(yīng)（輸出）。 ● ALE 地址鎖存允許（輸出 ↓ ）。 ● DT/R 數(shù)據(jù)發(fā)送 /接收（輸出、三態(tài)）。 ● DEN 數(shù)據(jù)傳輸允許（輸出、三態(tài)）。 ● HOLD 總線請(qǐng)求（輸入）。 ● HLDA 總線響應(yīng)（輸出）。 3． 引腳及其功能 （ 4） 最大模式 （ MN/MX＝ GND） 控制和線狀態(tài) ● S S S0 總線周期狀態(tài)（輸出、三態(tài)）。 ● RQ/GT0、 RQ/GT1 總線請(qǐng)求 /總線允許（輸入 /輸出）。 ● LOCK總線鎖定信號(hào)（輸出、三態(tài)）。 ● QS QS0 指令隊(duì)列狀態(tài)（輸出）。 S2 S1 S0 特 性 特 性 0 0 0 中斷響應(yīng) 1 0 0 取指令 0 0 1 讀 I/O端口 1 0 1 讀存儲(chǔ)器 0 1 0 寫 I/O端口 1 1 0 寫存儲(chǔ)器 0 1 1 暫停 1 1 1 不作用 第四節(jié) 總線周期 4． 總線周期 8086的時(shí)鐘脈沖（ CLK）由時(shí)鐘發(fā)生器（如8284A）來提供，例如若機(jī)器的主頻為 10MHz，那么一個(gè)時(shí)鐘周期為 100ns。 8086CPU完成一個(gè)機(jī)器周期 （將處理一條指令劃分為幾個(gè)不同的階段，每個(gè)階段稱為一個(gè)機(jī)器周期） 需要用四個(gè)時(shí)鐘周期，即 T TT3和 T4狀態(tài)。 典型的一個(gè)總線周期操作如圖 215所示，圖中 RD信號(hào)表示讀總線周期， WR信號(hào)表示寫總線周期， DT/R和 DEN信號(hào)控制總線收發(fā)的傳送方向和何時(shí)允許傳送。 4． 總線周期 4． 總線周期 總線周期 T T T3和 T4的操作： ① T1狀態(tài) ， CPU發(fā)送 地址 信號(hào) ， 指出存儲(chǔ)單元或 I/O端口地址 。 同時(shí) ， 發(fā)出地址鎖存允許信號(hào)ALE， 地址送入地址鎖存器 。 ② T2狀態(tài) ， CPU撤銷地址 ， 為讀入數(shù)據(jù)作準(zhǔn)備 。總線 高 4位輸出總線周期狀態(tài)信息 。 ③ T3狀態(tài) ， 總線高 4位信息狀態(tài)不變 ， 地址總線低 16位輸出 數(shù)據(jù) 或從 I/O端口或存儲(chǔ)器輸入數(shù)據(jù) 。 若末準(zhǔn)備就緒 ， 插入等待狀態(tài) Tw， 直到準(zhǔn)備就緒 。 ④ 在 T4狀態(tài) ， 總線周期結(jié)束 。 第五節(jié) 存儲(chǔ)器組織 8086結(jié)構(gòu) 5． 存儲(chǔ)器組織 （ 1）存儲(chǔ)器基本結(jié)構(gòu) 8086存儲(chǔ)器按字節(jié)編址，尋址范圍為 0~2201，存儲(chǔ)器最大容量為 1MB。按 00000H~0FFFFFH編址，存儲(chǔ)地址從低到高編址，如圖 216所示。 存儲(chǔ)器中任何兩個(gè)相鄰的字節(jié)單元被定義為一個(gè)字，每個(gè)字節(jié)都有各自的字節(jié)地址。 字節(jié)地址較小的作為字地址 。字存放時(shí)，高位字節(jié) 5． 存儲(chǔ)器組織 （ 1）存儲(chǔ)器基本結(jié)構(gòu)（續(xù)） 存放在高地址，低位字節(jié)存放在低地址中。先存放低位字節(jié)，后存放高位字節(jié)。 8086是以地址編址為單位訪問的 ， 對(duì)于奇地址編址存取操作 ， 就必須訪問存儲(chǔ)器兩次 ， 并且還要作調(diào)整操作 。 因此 ， 要求字編址應(yīng)被 2整除；雙字編址應(yīng)被 4整除；字節(jié)地址沒有要求 。 （ 2）存儲(chǔ)器地址的分段 8086內(nèi)部寄存器的寬度 16位 ， 尋址范圍為 64KB。為支持尋址 20位物理空間 ， 將 1MB存儲(chǔ) 5． 存儲(chǔ)器組織 （ 2）存儲(chǔ)器地址的分段（續(xù)） 空間劃分成若干邏輯段， 每個(gè)邏輯段最多包含64KB。邏輯段可在存儲(chǔ)器中任意定義。 邏輯段相互獨(dú)立，可連續(xù)或相互重疊。 邏輯段基址能被 16整除，各自有對(duì)應(yīng)的段寄存器。由此，存儲(chǔ)地址由段基址和段內(nèi)偏移量構(gòu)成的，如
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1