[計算機硬件及網(wǎng)絡(luò)]第2章典型微處理器(編輯修改稿)
2025-02-11 06:43 本頁面
【文章內(nèi)容簡介】 選中存儲器 M/IO=0,選中 IO接口 數(shù)據(jù)發(fā)送 /接收信號 DT/R=1,發(fā)送 DT/R=0,接收 數(shù)據(jù)允許信號 地址允許信號 中斷響應(yīng)信號 測試信號 :執(zhí)行 WAIT指令， CPU處于空轉(zhuǎn)等待 。 TEST有效時 ,結(jié)束等待狀態(tài)。 準備好信號 :表示內(nèi)存 或 I/O設(shè)備準備好， 可以進行數(shù)據(jù)傳輸。 復(fù)位信號 8086CPU引腳功能 （ 2431，括號內(nèi)為最大模式引腳定義） 45 23 存儲器和 I/O組織 231 存儲器組織 1. 存儲器的內(nèi)部結(jié)構(gòu)及訪問方法 8086有 20根地址線，可尋址存儲器空間 1MB，地址范圍為（ 00000H~FFFFFH）。 存儲器內(nèi)部按字節(jié)進行組織，兩個相鄰的字節(jié)被稱為一個“字”。 分存儲體形式， BHE和 A0 組合決定訪問形式 第 2章 典型微處理器 D0…D 7 D8…D 15 00000H 00002H 00004H FFFFEH 00001H 00003H 00004H FFFFFH 分存儲體，字節(jié)交叉編址 總體的 1MB物理地址空間 00000H 00001H 0000FH FFFFFH 物理地址示例 將字符串“ Goods！ ”的 ASCII碼依次存入 01250H開始的字節(jié)單元中，畫出它們存放的內(nèi)存單元示意圖。 首先查 ASCII表， 表 15 G—47H o—6FH d—64H s—73H !21H 01250H 存儲器 47H 6FH 6FH 64H 73H 21H 01255H 49 2. 存儲器分段 8086系統(tǒng)采用 20位地址線尋址 1M字節(jié)存儲空間 。 由于CPU內(nèi)所有寄存器都只有 16位 ， 只能尋址 64KB（ 216字節(jié) ） 。因此 ， 把整個存儲空間分成若干邏輯段 ， 每個邏輯段容量最大 64KB。 CPU允許各個邏輯段在整個存儲空間中浮動 ， 可緊密相連 ， 也可相互重疊 ， 還可分開一段距離 ， 如圖 29所示 。 第 2章 典型微處理器 50 ∶ ∶ ∶ ∶ 0 0 0 0 0 H 圖 2 9 存儲器分段示意圖 邏輯段 1 起點 邏輯段 2 起點 邏輯段 3 起點 邏輯段 4 起點 FFFFFH 邏輯段 1 ≤ 6 4 K B 邏輯段 2 ≤ 6 4 K B 邏輯段 3 ≤ 6 4 K B 邏輯段 4 ≤ 6 4 K B 51 3. 存儲器地址 （ 1）段地址：描述要尋址的邏輯段在內(nèi)存中的起始位置。 （ 2）偏移地址：描述要尋址的內(nèi)存單元距本段段首的偏移量。 （ 3） 邏輯地址 ：由段地址和偏移地址兩部分組成。表示形式為 “ 段地址：偏移地址 ” 。 （ CS： IP） （ 4）物理地址：存儲器實際地址，由 CPU提供的 20位地址碼來表示，是惟一能代表存儲空間每個字節(jié)單元的地址。 第 2章 典型微處理器 52 邏輯地址到物理地址的轉(zhuǎn)換由 BIU中 20位的地址加法器自動完成。 物理地址計算公式： 物理地址 =段地址 10H＋偏移地址， （ 10H相當(dāng)于左移 4位），例， CS=FFFF， IP=0001 1111 1111 1111 1111 0000 0000 0000 0000 0001 得物理地址 FFFF1 邏輯地址到物理地址的轉(zhuǎn)換 物理地址如何形成 ∑ 0 15 段內(nèi)偏移地址 段寄存器 19 3~0 0000 段地址左移 4位 20位物理地址 19 0 4 CPU復(fù)位時 8086 CPU被復(fù)位后， PSW、 DS、 ES、 SS和其他寄存器被清零，指令隊列也被清零， CS： IP=FFFFH： 0000H， 因此， 8086 CPU復(fù)位后重新啟動，執(zhí)行的第一條指令所在存儲單元的物理地址為 FFFFH 16+0000H＝ FFFF0H。 一般情況下，在從 FFFF0H開始的單元中，存放一條無條件轉(zhuǎn)移指令，以轉(zhuǎn)移到系統(tǒng)程序?qū)嶋H開始處。 55 4．專用和保留的存儲器單元 Intel公司為保證與未來產(chǎn)品的兼容性，規(guī)定在存儲區(qū)的最低地址區(qū)和最高地址區(qū)保留一些單元供 CPU的某些特殊功能專用 。 (1) 最低區(qū)域 00000H003FFH(1KB)，存放中斷向量表； (2) B0000HB0FFFH(4KB)，單色顯示器的視頻緩沖區(qū)，存放單色顯示器當(dāng)前屏幕顯示字符對應(yīng)的 ASCII及其屬性； (3) B8000HBBFFF(16KB)，彩色顯示器的視頻緩沖區(qū)，存放彩色顯示器當(dāng)前屏幕象素點對應(yīng)的代碼 。 (4) 最高區(qū)域 FFFF0HFFFFF(共 16B)，無條件轉(zhuǎn)移指令，上電或復(fù)位時轉(zhuǎn)到系統(tǒng)初始化程序， ROM范圍內(nèi)； 第 2章 典型微處理器 56 232 I/O端口組織 端口 ： I/O接口電路中 ， 供 CPU直接存取訪問的那些寄存器或某些特定電路 。 (相當(dāng)于進出 I/O接口電路的門口 ) 端口地址 ：一個 I/O接口總要包括數(shù)據(jù) ， 命令 ， 狀態(tài)和方式等端口 ， 微機系統(tǒng)為每個端口分配一個地址 ， 稱為端口地址 ， 各端口地址和存儲單元地址一樣 ， 具有 唯一性 。 同一個 I/O電路可以擁有多個端口地址 。 57 232 I/O端口組織 1. 統(tǒng)一編址 ： I/O端口地址置于 1MB存儲器空間中 ， 看作存儲器單元 ， 每個端口占用一個存儲單元的地址 。 CPU訪問存儲器的指令和各種尋址方式都可用于尋址 I/O端口 。 2. 獨立編址 ：端口單獨編址構(gòu)成一個 I/O空間 ， 不占用存儲器地址 。 CPU設(shè)置專門輸入 /輸出指令 （ IN和 OUT）和接口控制信號來訪問 I/O端口 。 端口地址空間獨立 ， 控制電路和地址譯碼電路較簡單 ， 輸入 /輸出指令類別少 ，一般只進行傳送操作 。 第 2章 典型微處理器 58 24 8086總線周期和工作方式 8086CPU操作在時鐘 CLK統(tǒng)一控制下進行 ， 以便使取指令和傳送數(shù)據(jù)能夠協(xié)調(diào)地工作 。 8086經(jīng)外部總線對存儲器或 I/O端口進行一次信息輸入或輸出過程 ， 稱 總線操作 ， 執(zhí)行該操作所需要時間稱 總線周期 。一個總線周期包括 T T T T4狀態(tài) ， 4個時鐘周期 。 不同總線操作需不同總線信號 ， 這些信號變化進行時間順序的描述稱為 “ 總線時序 ” 。 第 2章 典型微處理器 59 241 8284A時鐘信號發(fā)生器 8284A是 Intel公司專為 8086設(shè)計的時鐘信號發(fā)生器 ， 能產(chǎn)生 8086所需的系統(tǒng)時鐘信號 。 8284A除提供恒定的時鐘信號外 ， 還對外界輸入的準備就緒信號
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1