【文章內(nèi)容簡介】 I1： ADD R1， R2， R3 I2： SUB R1， R4， R5 I3： AND R4， R1， R7 I1： ADD R1， R2， R3 I2： SUB R1， R4， R5 I3： AND R4， R1， R7 9 控制相關(guān) 控制相關(guān)是指由轉(zhuǎn)移指令引起的相關(guān)。 解決控制相關(guān)的方法主要有以下兩種： (1)延遲轉(zhuǎn)移技術(shù)。由編譯程序重排指令序列來實(shí)現(xiàn)，它將轉(zhuǎn)移指令與其前面的與轉(zhuǎn)移指令無關(guān)的一條或幾條指令對(duì)換位置，讓成功轉(zhuǎn)移總是在緊跟的指令被執(zhí)行之后發(fā)生，從而使預(yù)取的指令不作廢。 (2)轉(zhuǎn)移預(yù)測技術(shù)。直接由硬件來實(shí)現(xiàn)，轉(zhuǎn)移預(yù)測技術(shù)可分為靜態(tài)轉(zhuǎn)移預(yù)測和動(dòng)態(tài)轉(zhuǎn)移預(yù)測兩種。 流水線的主要性能 吞吐率 吞吐率指單位時(shí)間內(nèi)流水線能處理的指令條數(shù)或能輸出的數(shù)據(jù)量。吞吐率越高，計(jì)算機(jī)系統(tǒng)的處理能力就越強(qiáng)。對(duì)流水線而言，吞吐率就是單位時(shí)間內(nèi)能流出的任務(wù)數(shù)或能流出的結(jié)果數(shù)。 最大吞吐率是指在流水線正常滿負(fù)荷工作時(shí)，單位時(shí)間內(nèi)機(jī)器所能處理的最多指令條數(shù)或機(jī)器能輸出的最多結(jié)果數(shù)。如圖 所是一個(gè)簡單流水線的過程。 圖 簡單流水線的過程 如果指令的解釋細(xì)分為 n 個(gè)子過程，且各個(gè)子過程所需的時(shí)間分別為Δ tΔ tΔ t?、Δ tn，時(shí)鐘周期應(yīng)當(dāng)為 max{Δ tΔ tΔ t?、Δ tn}，對(duì)應(yīng)于流水線的最大吞吐率為： },m a x{121m a x ntttTP ???? ? 由此可以看出，流水線的最大吞吐率取決于最慢子過程所需要的時(shí)間。我們把流水線中經(jīng)過時(shí)間最長的子過程稱為“瓶頸”子過程。 為了提高流水線的最大吞吐率，應(yīng)當(dāng)設(shè)法消除此瓶頸子過程。消除瓶頸子過程的方法有兩種： (1)將瓶頸子過程再細(xì)分； (2)重復(fù)設(shè)置多套瓶頸段并聯(lián)。 10 實(shí)際吞吐率和加速比 流水線的實(shí)際吞吐率是指從啟動(dòng)流水線處理機(jī)開始到流水線操作結(jié)束，在單位時(shí)間內(nèi)能流出的任務(wù)數(shù)或能流出的結(jié)果數(shù)。 加速比是指流水線工作相對(duì)于等效的非流水線順序串行工作方式，速度提高的比值。 (1)設(shè)指令流水線由 m 段組成，且各段經(jīng)過的時(shí)間均為Δ t，在不發(fā)生任何相關(guān)的前提下完成 n 條指令的解釋 1）流水線的實(shí)際吞吐率為： 由以上表達(dá)式可以看出，實(shí)際吞吐率總是小于最大吞吐率，并且只有當(dāng) nm 時(shí)，才能使實(shí)際吞吐率趨近于最大吞吐率。 2）流水線的加速比為： 由以上表達(dá)式可以看出，當(dāng) nm 時(shí)，流水線的加速比 Sp 才接近于流水線的段數(shù) m，也就是說，當(dāng)流水線各段時(shí)間都一樣時(shí)，其最大加速比等于流水線的段數(shù) m。因此，在 nm 的前提下，增大流水線的段數(shù) m，可以提高流水線的加速比 Sp。 (2)設(shè)指令流水線由 m 段組成，但各段經(jīng)過的時(shí)間 it? 不相等，其中“瓶頸”段時(shí)間為 jt? ，在不發(fā)生任何相關(guān)的前提下完成 n 條指令的解釋。 nmTPtnmtntmnTnTP11)11(1)1(m a x?????????????nmmtntmtmnSp 11)1( ??????? ???? 11 1）流水線的實(shí)際吞吐率為： 2）流水線的加速比為： 效率 效率是指流水線的設(shè)備利用率。由于流水線需要有建立時(shí)間和排空時(shí)間，在連續(xù)完成 n 個(gè)任務(wù)的時(shí)間里，各段并不是滿負(fù)荷工作的，因此流水線的效率一定小于 1。 以下分兩種情況來討論整個(gè)流水線的效率： (1)設(shè)指令流水線由 m 段組成，且各段經(jīng)過的時(shí)間均為Δ t，在不發(fā)生任何相關(guān)的前提下完成 n 條指令的解釋，如圖 所示。 圖 m 段指令流水線 (2)設(shè)指令流水線由 m 段組成，但各段經(jīng)過的時(shí)間 it? 不相等，其中“瓶頸”段時(shí)間為 jt? ，在不發(fā)生任何相關(guān)的前提下完成 n 條指令的解釋 由于流水線的效率實(shí) 際上就是 n 個(gè)任務(wù)占用的時(shí)空區(qū)和 m 個(gè)段總的時(shí)空區(qū)面積之比，因此，整個(gè)流水線的效率為： ??????? miji tntnTP1)1(??????????? mijimiiptnttnS11)1( 12 比較各種公式，可以得出如下三個(gè)結(jié)論： 流水解釋所花的時(shí)間 流出的結(jié)果數(shù)流水解釋的指令總數(shù)或?TP 流水解釋所花的時(shí)間 間順序串行解釋所花的時(shí)?pS 影響因素 流水線處理方式是一種時(shí)間重疊 并行處理 的處理技術(shù)，具體地說，就是流水線可以在同一個(gè)時(shí)間啟動(dòng) 2 個(gè)或以上的操作，借此來提高性能。為了實(shí)現(xiàn)這一點(diǎn)，流水線必須要時(shí)時(shí)保存暢通，讓任務(wù)充分流水，但在實(shí)際中，會(huì)出現(xiàn) 2 種情況使流水線停頓下來或不能啟動(dòng)： 多個(gè)任務(wù)在同一時(shí)間周期內(nèi)爭用同一個(gè)流水段。例如，假如在 指令流水線 中，如果數(shù)據(jù)和指令是放在同一個(gè) 儲(chǔ)存器 中，并且訪問接口也只有一個(gè)，那么，兩條指令就會(huì)爭用儲(chǔ)存器；在一些算數(shù)流水線中，有些運(yùn)算會(huì)同時(shí)訪問一個(gè)運(yùn)算部件。 數(shù)據(jù)依賴。比如， A 運(yùn)算必須得到 B 運(yùn)算的結(jié)果，但是， B 運(yùn)算還沒有開始， A 運(yùn)算動(dòng)作就必須等待，直到 B 運(yùn)算完成，兩次運(yùn)算不能同時(shí)執(zhí)行。 解決方案： 第一種情況，增加運(yùn)算部件的數(shù)量來使他們不必爭用同一個(gè)部件； 第二種情況，用指令調(diào)度的方法重新安排指令或運(yùn)算的順序。 ?????????????????????jmiimiintntmtnm)1(1121 ???? ?mS p /??? 流水解釋所花的時(shí)間流水線的段數(shù) 間順序串行解釋所花的時(shí)? 13 第 2 章 現(xiàn)代 RISC 中的流水線技術(shù) 超流水線技術(shù) 超級(jí)流水線（ SuperPipeline)又叫做深度流水線，它是提高 cpu 速度通常采取的一種技術(shù)。CPU 處理指令是通過 Clock 來驅(qū)動(dòng)的，每個(gè) clock 完成一級(jí)流水線操作。每個(gè)周期所做的操作越少，需要的時(shí)間就越短，時(shí)間越短，頻率就可以提得越高。 超級(jí)流水線就是將 cpu 處理指令是得操作進(jìn)一步細(xì)分，增加流水線級(jí)數(shù)來提高頻率。頻率高了，當(dāng)流水線開足馬力運(yùn)行時(shí)平均每個(gè)周期完成一條指令（單發(fā)射情況下），這 樣 cpu 處理得速度就提高了。當(dāng)然，這是理想情況下，一般是流水線級(jí)數(shù)越多，重疊執(zhí)行的執(zhí)行就越多，那么發(fā)生競爭沖突得可能性就越大，對(duì)流水線性能有一定影響現(xiàn)在很多 cpu 都是將 超標(biāo)量 和超級(jí)流水線技術(shù)一起使用，例如 pentiumIV，流水線達(dá)到 20 級(jí)，頻率最快已經(jīng)超過 3GHZ。教科書上用于教學(xué)的經(jīng)典 MIPS 只有 5 級(jí)流水。 超級(jí)流水線（超級(jí)流水線集）技術(shù)是用在一個(gè)并行處理技術(shù)。在他稀疏的水，增加的數(shù)量和提高頻率，從而在每個(gè)機(jī)器周期完成一個(gè)或 2 個(gè)浮點(diǎn)操作。其實(shí)質(zhì)是以時(shí)間換取空間。超純水機(jī)的特點(diǎn)是在所有的功能單位只使用水，并具有更高的時(shí)鐘頻率和更深的水的深度 [4]。 超標(biāo)量技術(shù) 超標(biāo)量（ Super Scalar）技術(shù)是 RISC 采用的有一種處理技術(shù)。它通過內(nèi)裝多條流水 線來同時(shí)執(zhí)行多個(gè)處理。其實(shí)質(zhì)就是以空間換取時(shí)間。將一條指令分成若干個(gè)周期處理以達(dá)到多條指令重疊處理 ,從而提高 cpu 部件利用率的技術(shù)叫做標(biāo)量流水技術(shù)。 超級(jí)標(biāo)量是指 cpu 內(nèi)一般能有多條流水線 ,這些流水線能夠 并行處理 。在單流水線結(jié)構(gòu)中，指令雖然能夠重疊執(zhí)行，但仍然是順序的 ,每個(gè)周期只能發(fā)射 (issue)或退休 (retire)一條指令。 超級(jí)標(biāo)量結(jié)構(gòu)的 cpu 支持指令級(jí)并行，每個(gè)周期可以發(fā)射多條指令 (24 條居多 )?？梢允沟?cpu的 IPC(InstructionPerClock)，從而提高 cpu 處理速度。超級(jí)標(biāo)量機(jī)能同時(shí)對(duì)若干條指令進(jìn)行譯碼，將可以 并行執(zhí)行 的指令送往不同的執(zhí)行部件，在程序運(yùn)行期間，由硬件 (通常是狀態(tài)記錄部件和調(diào)度部件 )來完成指令調(diào)度。超級(jí)標(biāo)量機(jī)主要是 借助硬件資源重復(fù) (例如有兩套 譯碼器 和 ALU等 )來實(shí)現(xiàn)空間的并行操作。熟知的 pentium 系列 (可能是 pII 開始 ),還有 SUNSPARC 系列的較高級(jí)型號(hào) ,以及 MIPS 若干型號(hào)等都采用了超級(jí)標(biāo)量技術(shù)。 流水線實(shí)現(xiàn)中的問題及解決 : 這是一個(gè)問題的連續(xù)流動(dòng)，這似乎并沒有流下，從而獲得更高的效率。停止的原因很多，除了編譯生成的目標(biāo)程序可以 發(fā)揮結(jié)構(gòu)的作用，水，或存儲(chǔ)系統(tǒng)可以提供一個(gè)連續(xù)流動(dòng)所需的指令和操作數(shù)，基本上還出現(xiàn)相關(guān)，轉(zhuǎn)移和中斷指令相關(guān)的。解偏相關(guān)有 2 種方法：后退方法 14 和路徑的方法；解決全球相互關(guān)系有三種方法：猜測轉(zhuǎn)移，加快推進(jìn)形成條件代碼，加快短循環(huán)程序處理。 超長指令字 超長指令字（ VLIW： VeryLongInstructionWord）是由美國 Yale 大學(xué)教授 Fisher 提出的。它有點(diǎn)類似于超級(jí)標(biāo)量，是一條指令來實(shí)現(xiàn)多個(gè)操作的 并行執(zhí)行 ，之所以放到一條指令是為了減少內(nèi)存訪問。通常一條指令多達(dá)上百位，有若干 操作數(shù) ，每條指令可以做不同的幾種運(yùn)算。那些指令可以并行執(zhí)行是由 編譯器 來選擇的。通常 VLIW 機(jī)只有一個(gè)控制器，每個(gè)周期啟動(dòng)一條長指令，長指令被分為幾個(gè)字段，每個(gè)字段控制相應(yīng)的部件。由于編譯器需要考慮數(shù)據(jù)相關(guān)性，避免沖突，并且盡可能利用并行，完成指令調(diào)度，所以硬件結(jié)構(gòu)較簡單。如圖 所示是 VLIW的流水執(zhí)行。 圖 超長指令字（ VLIW）的流水執(zhí)行 VLIW 機(jī)的工作很像超標(biāo)量機(jī)，但有三點(diǎn)區(qū)別： （ 1） VLIW 指令譯碼比超標(biāo)量指令更容易； （ 2）當(dāng)超標(biāo)量機(jī)可用的指令級(jí)并行性比由 VLIW 機(jī)可開發(fā)的相應(yīng)值小時(shí)，超標(biāo)量機(jī)的代碼密度更為緊湊； （ 3）超標(biāo)量機(jī)可做到和很多非并行機(jī)系列的目標(biāo)代碼兼容。相反， VLIW 機(jī)開發(fā)不同數(shù)量的并行性時(shí)總是需要不同的指令系統(tǒng)。 VLIW 處理機(jī)的優(yōu)點(diǎn)： VLIW 機(jī)對(duì)超標(biāo)量機(jī)在以下幾個(gè)方面做了改進(jìn)： （ 1） VLIW 指令中并行操作的同步全在編譯時(shí)間完成，這可使它比超標(biāo)量處理機(jī)有更高的處理機(jī)效率； （ 2）當(dāng)短格式用戶代碼中有高的可用 ILP 時(shí)， VLIW 程序的代碼長度要短得多；這就意味著經(jīng)編譯的 VLIW 程序有短得多的執(zhí)行時(shí)間。 （ 3）大大簡化了運(yùn)行時(shí)的資源調(diào)度，因?yàn)?VLIW 體系結(jié)構(gòu)中的指令并行性和數(shù)據(jù)移動(dòng)完全是在編譯時(shí)間說明的。 15 VLIW 的主要缺陷： （ 1）需要智能編譯器的支持； （ 2）軟件兼容性差； （ 3）軟件的可移植性差。 如下表 是對(duì) VLIW 與超標(biāo)量體系結(jié)構(gòu)性能的比較 表 VLIW 與超標(biāo)量體系結(jié)構(gòu)性能的比較 體系結(jié)構(gòu) 硬件支持 并行性開發(fā)時(shí)間 代碼密度 平均 CPI 兼容性 可移植性 VLIW 簡單 編譯時(shí) 差 低 無 無 超標(biāo)量 復(fù)雜 運(yùn)行時(shí) 好 高 有 有 向量機(jī) 平時(shí)接觸的計(jì)算機(jī)都是標(biāo)量機(jī)，向量機(jī)都是 大型計(jì)算機(jī) ，一般用于軍事工業(yè)，氣象預(yù)報(bào)，以及其他大型科學(xué)計(jì)算領(lǐng)域，這也說明了向量機(jī)都很貴。國產(chǎn)的 銀河計(jì)算機(jī) 就是向量 機(jī)普通的計(jì)算機(jī)所做的計(jì)算，例如加減乘除，只能對(duì)一組數(shù)據(jù)進(jìn)行操作，被稱為標(biāo)量運(yùn)算。向量運(yùn)算一般是若干同類型標(biāo)量運(yùn)算的循環(huán)。向量運(yùn)算通常是對(duì)多組數(shù)據(jù)成批進(jìn)行同樣運(yùn)算，所得結(jié)果也是一組數(shù)據(jù)。很多做科學(xué)計(jì)算的大（巨）型機(jī)都是向量機(jī)。 SIMD 技術(shù) 單指令多數(shù)據(jù)（ SingleInstructionMultipleData）簡稱 SIMD。 SIMD 結(jié)構(gòu)的 CPU 有多個(gè)執(zhí)行部件，但都在同一個(gè)指令部件的控制下。 SIMD 在性能優(yōu)勢(shì)呢：以加法指令為例，單指令單數(shù)據(jù)（ SISD）的 CPU 對(duì)加法指令譯碼后，執(zhí)行部件先訪問內(nèi)存，取 得第一個(gè) 操作數(shù) ；之后再一次訪問內(nèi)存，取得第二個(gè)操作數(shù)；隨后才能進(jìn)行求和運(yùn)算。而在 SIMD 型 CPU 中，指令譯碼后幾個(gè)執(zhí)行部件同時(shí)訪問內(nèi)存，一次性獲得所有操作數(shù)進(jìn)行運(yùn)算。這個(gè)特點(diǎn)使得 SIMD 特別適合于多媒體應(yīng)用等數(shù)據(jù)密集型運(yùn)算。 AMD 公司的 3DNOW！技術(shù)其實(shí)質(zhì)就是 SIMD，這使 K6－ 2 處理器在音頻解碼、視頻回放、 3D 游戲 等應(yīng)用中顯示出優(yōu)異性能。 流水技術(shù)在 Pentium 系列微處理器中的實(shí)現(xiàn) 流水線技術(shù)早在英特爾凌動(dòng)芯片已經(jīng)實(shí)現(xiàn)。奔騰系列處理器產(chǎn)品是一個(gè)高級(jí)的超標(biāo)量處理器。它是建筑在一般整數(shù)流水線和一個(gè)浮點(diǎn)單元在線，這使處理器執(zhí)行整數(shù)指令。一對(duì)透明的軟件動(dòng)態(tài)分支預(yù)測機(jī)制可以使分支流水線堵塞最小化。奔騰處理器可以在一個(gè)時(shí)鐘周期內(nèi)完成 16 2 指示，流水線完成命令。第 一個(gè)邏輯管叫“你”的流水線，一次電話“五”流水線。在任何一個(gè)給定的指令解碼時(shí)，它是安排后面的指令將被檢查。和，如果可能的話，第一個(gè)指令被分配到“你”流水線執(zhí)行指令，其次是分配到“勝利”的流水線執(zhí)行。如果不是，那么第一個(gè)指令設(shè)置為“你”“五”流水線流水線執(zhí)行，不安排指令操作。教學(xué)中的操作和流水線的順序執(zhí)行所產(chǎn)生