【文章內容簡介】 Z、 1HZ三種不同頻率的分頻模塊 圖 43 分頻模塊總電路圖 圖 44 功能級仿真結果 由圖 44 可見，分頻出的 2 1 1HZ 的時鐘脈沖是正確的。 clk_28 表示實現(xiàn) 28 次計數(shù)，系統(tǒng)時鐘周期為 1/420s 及 28 次計數(shù)所需要的時間為28*（ 1/420） s 則對應頻率為 420/28=15HZ。 10 clk_15 表示實現(xiàn) 15 次計數(shù)，系統(tǒng)時鐘周期為 1/420s 及 15 次計數(shù)所需要的時間為15*（ 1/420） s 則對應頻率為 420/15=28HZ。 計量模塊 本模塊實現(xiàn)對于出租車在行駛和等待過程中的計時和計程功能。如圖 45。 計時部分：計算乘客的等待累積時間，當?shù)却龝r間大于 2min 時，本模塊中 en1 使能信號變?yōu)?1；當 clk1 每來一個上升沿，計時器就自增 1,計時器的量程為 59min，滿量程后自動歸零。 計程部分：計算乘客所行駛的公里數(shù)，當行駛里程大于 3km 時，本模塊中 en0 使能信號變?yōu)?1；當 clk1 每來一個上升沿，計程器就自增 1,計程器的量程為 99km，滿量程后自動歸零。如圖 46。 圖 45 計量模塊電路圖 圖 46 計量模塊的仿真電路圖 圖 47 功能級仿真結果 由圖 47 可見，等待時間小于 2min 時，本模塊中輸出信號 en1 保持為 0； clk50M和 start 都是輸入，取 start 為 1，表示中間沒有停，一直在走，所以輸出信號 en0 為 1，即表示計路程，這里取的是一種極端做法，不考慮等待時間。 11 控制模塊 本模塊主要是通過兩個不同的輸入使能信號 ent0， ent1，對兩個輸入脈沖 clk_in1，clk_in2 進行選擇輸出，即實現(xiàn)選擇器功能；使能信號是計量模塊中的輸出，兩個輸入脈沖是分頻模塊輸出的 28HZ、 15HZ 的脈沖；本模塊實現(xiàn)了雙脈沖的二選一。如圖 48及圖 49。 圖 48控制模塊的原理電 路圖 圖 49 控制模塊仿真原理圖 圖 410 功能級仿真結果 結合圖 49 和圖 410 可以看出，當 ent0 為高電平時，輸出為 out 即這一時段的 clk_in1（ clk_28）；當 ent1 為高電平時，輸出為 out 即這一時段的 clk_in2（ clk_15）。 【時間超過輸出 out（ clk_in1），由 clk_28 控制， 420/28=15 相當于計費模塊加了 15 個一角；路程超過輸出 out（ clk_in2），由 clk_15 控制， 420/15=28 相當于計費模塊加了 28 個一角，計 元?！? 計費模塊 本模塊根據(jù)輸入的 clk2 信號變化，調節(jié)費用的計數(shù)， c0、 c c c3 表示費用輸出部分的角、元、十元、百元的輸出。如圖 411 及圖 412。 12 圖 411 計費模塊的元件原理圖 圖 412 計費模塊的仿真電路圖 圖 413 功能級仿真結果 由圖 413 中可以看出， c3c2c1c0 的初始值為 0080，即起步價為 8 元。 隨著 clk 的高電平的到來， c c c c0 逐級進行加法計數(shù)，當 c0 計數(shù)到九時，產生進位， c1加一；當 c1 計數(shù)到九時，產生進位， c2 加一；當 c2 計數(shù)到九時，產生進 位， c3 加一。 數(shù)碼模塊 數(shù)碼模塊由模八計數(shù)器模塊如圖 41片選模塊如圖 415 和數(shù)碼顯示模塊如圖 416組成。 本次設計采用的是共陰數(shù)碼管來作為實驗的顯示模塊，低電平有效，而且是利用動態(tài)顯示的過程。數(shù)碼管顯示模塊的功能是用來顯示輸入的行駛里程和總計費用。為了使七段數(shù)碼管能夠顯示出所要表示的數(shù)值，需要采用譯碼器將所要表示的數(shù)值譯碼成數(shù)碼管所需要的驅動信號。原理圖如圖 418所示。 圖 414 模八計數(shù)器模塊元件原理圖 13 圖 415 片選模塊理圖 圖 416數(shù)碼顯示模塊元件原理圖 圖 417 測試寫入固定值模塊 圖 418 數(shù)碼模塊測試仿真電路圖 14 圖 419 功能級仿真結果 由圖 419 可見，隨著 clk 上升沿的到來， qt 就會 加 1， scan， seg 也會隨著 qt輸入的值相應變化，即在車行駛過程中，根據(jù)所行駛的路程 ，所得的費用，經(jīng)過譯碼分別在相應的數(shù)碼管上顯示相應的數(shù)值。以第一個周期為例： 當 qt 為 0 時， scan 輸出為 7F， 即點亮左起第一個數(shù)碼管， seg 輸出為 70， 即該數(shù)碼管 上顯示 7；隨著 clk 第一個上升沿的到來， qt 變?yōu)?1， scan 輸出為 BF， 即點亮左起第 二個數(shù)碼管， seg 輸出為5F， 即該數(shù)碼管 上顯示 6；隨著 clk 第二個上升沿的到來， qt 變?yōu)?2， scan 輸出為 DF，即點亮左起第三個數(shù)碼管， seg 輸出為 5B，即該數(shù)碼管上顯示 5；隨著 clk 第四個上升沿的到來， qt 變?yōu)?3， scan 輸出為 EF，即點亮左起第三個數(shù)碼管， seg 輸出為 33，即該數(shù)碼管上顯示 4；隨著 clk 第五個上升沿的到來， qt 變?yōu)?4， scan 輸出為 F7，即點亮左起第二個數(shù)碼管， seg 輸出為 30，即該數(shù)碼管上顯示 1；隨著 clk 第六個上升沿的到來， qt 變?yōu)?5， scan 輸出為 FB，即點亮左起第 六個數(shù)碼管， seg 輸出為 7E，即該數(shù)碼管上顯示 0；隨著 clk 第七個上升沿的到來， qt 變?yōu)?6， scan 輸出為 FD，即點亮左起第七個數(shù)碼管， seg 輸出為 79，即該數(shù)碼管上顯示 3；隨著 clk 第八個上升沿的到來， qt 變?yōu)?7， scan 輸出為 FE，即點亮左起第八個數(shù)碼管， seg 輸出為 6D，即該數(shù)碼管上顯示 2。 15 5 總體仿真 在 QuartusII 中基本完成所有底層設計文件的編輯后，就開始編輯設計頂層設計文件。上面的源程序產生了對應的模塊框圖，將上述各個模塊框圖組合成頂層原理圖 51： 圖 51 頂層原理圖 圖 52 3KM以內的仿真結果 圖 53 3KM以外的仿真結果 對頂層原理圖仿真得到圖 52，圖 53， 分析圖 52 可知 ： 位選 scan： 7F——對應數(shù)碼管段碼 seg： 7E，說明數(shù)碼管上顯示 0；即 fei0 是 0； 位選 scan： BF——對應數(shù)碼管段碼 seg： 7F，說明數(shù)碼管上顯示 8；即 fei1 是 8； 位選 scan： DF、 EF、 F FB、 FD、 FE——對應數(shù)碼管段碼 seg： 7E，說明數(shù)碼管上顯示 0；即 fei2 是 0； fei3 是 0； t0、 t mile0、 mile1 都是 0，這便可得到起步價 8元。 圖中 scan 從 7F 到下一個 7F 之間是一段， 7F、 BF、 DF、 EF、 F FB、 FD、 FE分別是選中從左到右依次 8 片數(shù)碼管來分別顯示 fei0， fei1， fei2， fei3， t0， t1， mile0，mile1， scan 垂直對應下面一行 seg，再根據(jù) seg 段碼來判斷顯示的是 0—9 里的哪個數(shù)。（具體對照表見附錄一） 由此可見，出租車計費器可以實現(xiàn)預計目標： （ 1）起價為 元，當里程小于 3km 時，按起步價費用 8 元計算；（如圖 52） （ 2）當里程大于 3km 時每公里按 元計算；等待累計時間超過 2 分鐘，按每分鐘 元計費。只是上面仿真等待（ stop）時間設置較短，所以計費中沒有對等待時間 16 的計費。圖 53 所示，當行駛了 11 公里時，費用 =8+（ 113） *=，與圖示的 元基本一致（存在一定的誤差）。 17 6 設計總結 設計結果 本設計采用硬件描述語言按自頂向下的方法，將一個大的系統(tǒng)分成幾個相對獨立的模塊分別設計，仿真，最后再整體仿真。實現(xiàn)了出租車計費器的一般功能，如計里程，計費，以及費用，時間和里程的顯示功能，基本上達到了這次畢業(yè)設計的基本要求 。根據(jù)論文的要求進行設計工作，具體實現(xiàn)了如下功能： （ 1）里程的計算，通過傳感器測出輪子是否有運動，如果在一定的時間內運動了，則記錄輪子的轉圈數(shù)，從而自動計算出輪子轉動的圈數(shù)的長度，由此計算出出租車行駛的距離。 （ 2）費用的計算，出租車起價為 元，當里程小于 3km 時，按起價費用計算；當里程大于 3km 時每公里按 元計算；等待累計時間超過 2 分鐘，按每分鐘 元計費； （ 3）里程，即汽車行駛里程，用兩位數(shù)字顯示，顯示方式為 “XX”,單位為 km。等候時間，用兩位數(shù)字顯示，顯示方式為 “XX”。 費用 =8+（里程 3） *+（等候時間 2）*，單位：元；費用顯示用四位數(shù)字顯示，顯示方式為 “”，單價為元。 不足之處 沒有實現(xiàn)對等候時間（定義是當汽車行駛速度小于或等于 12km/h 時為 “等候 ”）控制。 18 致謝 時光轉眼即逝，為期一個學期的畢業(yè)論文也已接近尾聲，我四年的大學生活也即將畫上一個句號。回想這段求學路，時而喜悅，時而惆悵。在美麗的校園里，原本天真幼稚的我如今已蛻變成一個睿智、沉穩(wěn)的青年，感謝命運的安排，讓我有幸結識了許多良師益友。 “飲其流時 思其源，成吾學時念吾師 ”。至此論文完成之際，謹向我尊敬的指導老師倪小琦致以誠摯的謝意和崇高的敬意。從選題、定題、撰寫開題報告，到論文至今的初步定稿，倪老師始終認真負責，督促指導，使我能夠按時完成任務。倪老師給予我充分的時間支配權利，讓我有充足的時間處理好工作和畢業(yè)設計的雙重任務。再加上通過網(wǎng)絡查詢資料，我對出租車計費系統(tǒng)的研究有了深入的了解，不僅豐富了自己的專業(yè)知識，更重要的是大大提高了利用已有的知識分析、解決問題的能力，培養(yǎng)了對待科學研究的正確態(tài)度，這些都是走向社會的寶貴財富。 其次要感謝我的班主任韓婷婷 老師和大學四年給我們授課的所有老師，是他們的悉心教導和精心栽培，讓我掌握了很多專業(yè)知識，為將來的工作打下了良好的基礎。 還要感謝我的父母，給予我生命并給與我接受教育的機會，他們給我生活的關懷和精神上的鼓勵是我學習的動力。 最后，感謝我的同學和朋友們，謝謝他們陪伴我成長，給我鼓勵和幫助。 在論文即將完成之際 ,我的心情無法平靜 ,從開始進入課題到論文的順利完成 ,有多少可敬的師長、同學、朋友給了我無言的幫助 ,在這里請接受我誠摯的謝意！ 19 參考文獻 [1] 李洪偉等 . 基于 QuartusII 的 FPGA/CPLD 設 計 .電子工業(yè)出版社， 2021： 15~31。 [2] 百度文庫 [3] 姜立東 . VHDL 語言程序設計及應用 . 第 2 版 . 北京郵電大學出版社， 2021： 33~38。 [4] 劉凡 . VHDL標準化的硬件設計語言 [J]. 計算機工程與應用， 1998 年 01 期： 24。 [5] 曹昕燕，周鳳臣，聶春燕 . EDA 技術實驗與課程設計 [M]. 清華大學出版社， 2021：56~72。 [6] 劉欲曉，方強，黃宛寧 . EDA 技術與 VHDL 電路開發(fā)應用實踐 [M]. 電子工業(yè)出版社， 2021： 34~78。 [7] 潘松，黃繼業(yè) . EDA 技術實用教程 . 第 3 版 .[M]. 科學出版社， 2021： 25~60。 [8] 趙巖嶺，劉春等 . 在 MAX+PLUSII 平臺下用 VHDL 進行數(shù)字電路設計 . 西安希典出版社， 2021： 123~130。 [9] 康華光主編 . 電子技術基礎模擬部分 . 北京高等教 育出版社， 2021： 11~26。 [10] 閻石主編 . 數(shù)字電子技術基礎 . 北京高等教育出版社， 2021： 107~186。 [11] 王志明，吳冬峰 . 淺談 VHDL 語言在電子電路中的應用 [J]. 黑龍江科技信息， 2021年 17 期： 10~21。 [12] 席礪莼，董麗梅，田夢周，閆宏偉 . 基于 VHDL 語言的出租車計費系統(tǒng)設計 [J]. 現(xiàn)代 電子技術， 2021 年第 3 期： 12~32。 [13] 張凌，范寒柏 . VHDL 語言中局部變量與局部信號的作用 [J]. 電子工程師， 1999 年第 12 期： 23~24。 [14] 牛振東，宋瀚濤，劉明業(yè) . VHDL 語言行為描述劃分的研究與實現(xiàn) [J]. 計算機學報， 1995 年第 11 期： 34~44。 [15]候伯亨，顧新 . VHDL 硬件描述語言與數(shù)字邏輯電路設計 . 西安電子科技大學出版社， 1999： 201~223。 20 附錄 附錄一： 對照表 模 8 計數(shù)器輸出 qout[