【文章內(nèi)容簡介】 C1～ C18 和 D1～ D18)，其中 A1～ A3 Bl～ B31 是低 8 位部分即 8 位 ISA 總線所用的信號。 8 位ISA 總線板卡及插槽與該圖的區(qū)別在于沒有 36 個(gè)引腳 (C1 一 C18 和 D1～ D18)那部分。顯然， 8 位 ISA 總線板卡可以插在 16 位的插槽中。表 16位ISA 總線前 62 個(gè)引腳 (亦是 8位 ISA 總線的全部引腳 )信號定義，表 9． 2給出了16位 ISA 總線的后 36 個(gè)引腳信號定義。 微機(jī)接口課程設(shè)計(jì)實(shí)驗(yàn)報(bào)告 第 12 頁 下面對引腳信號做一些簡要說明，首先是 62線部分 (8位 ISA 總線 )。 ① D7～ DO： 8 位數(shù)據(jù)線，雙向，三態(tài)。對于 16 位 ISA 總線，它們是數(shù)據(jù)線 的低 8位。 ② A19～ A0： 20 位地址線，輸出。 ③ SMEMR(上劃線 )、 SMEMW(上劃線 )：存儲(chǔ)器讀、寫命令，輸出，低電平 有效。 ④ IOR(上劃線 )、 IOW(上劃線 )： I／ O 讀、寫命令，輸出，低電平有效 ⑤ AEN：地址允許信號，輸出，高電平有效。該信號由 DMAC 發(fā)出，為高表示 DMAC 正在控制系統(tǒng)總線進(jìn)行 DMA 傳送，所以它可用于指示 DMA 總線周期。 微機(jī)接口課程設(shè)計(jì)實(shí)驗(yàn)報(bào)告 第 13 頁 ⑥ BALE：總線地址鎖存允許，輸出。該信號在 CPU 總線周期的 Tl 期間有效，可作為 CPU 總線周期的指示。 ⑦ I／ O CH RAY： I／ O 通道準(zhǔn)備好，輸入，高電平有效。該引腳信號與 8086 的READY 功能相同，用于插入等待時(shí)鐘周期。 ⑧ I／ OCHCK(上劃線 )： I／ 0 通道校驗(yàn)，輸入，低電 平有效。它有效表示板卡上出現(xiàn)奇偶校驗(yàn)錯(cuò)。 ⑨ IRQ7～ IRQ2： 6 個(gè)中斷請求信號，輸入，分別接到中斷控制邏輯的主 8259A 的中斷請求輸入端 IR7～ IR2(參看第五章的圖 5． 23)。這些信號由低到高的跳變表示中斷請求，但應(yīng)一直保持高電平，直到 CPU 響應(yīng)中斷為止。它們的優(yōu)先級別與所連接的 IR 線相同，即 IRQ2 在這 6 個(gè)請求信號中級別最高， IRQ7 的級別最低。 ⑩ DRQ3～ DRQl： 3 個(gè) DMA 請求信號，輸入，高電平有效。它們分別接到 DMA控制器 8237A 的 DMA 請求輸入端 DREQ3～ DREQl。因此，優(yōu)先級別與它們 相對應(yīng) (DRQ1 的級別最高， DRQ 3 的級別最低 )。 ?DACK3(上劃線 )～ DACKl(上劃線 )： 3 個(gè) DMA 響應(yīng)信號，輸出，低電平有效。?T／ C：計(jì)數(shù)結(jié)束信號，輸出，高電平有效。它由 DMAC 發(fā)出，用于表示進(jìn)行 DMA 傳送的通道編程時(shí)規(guī)定傳送字節(jié)數(shù)已經(jīng)傳送完。但它沒有說明是哪個(gè)通道，這要結(jié)合 DMA 響應(yīng)信號 DACK(上劃線 )來判斷。 ?OSC：振蕩器的輸出脈沖。 ?CLK：系統(tǒng)時(shí)鐘信號，輸出。系統(tǒng)時(shí)鐘的頻率通常在 4． 77 MHz 一 8 MHz 內(nèi)選擇，最高頻率為 8． 3 MHz。 CLK 是由 ()SC 的輸出 3 分頻產(chǎn)生的， 也就是說 ()SC的頻率應(yīng)是 CLK 的 3 倍。 ?RESET：系統(tǒng)復(fù)位信號，輸出，高電平有效。該信號有效時(shí)表示系統(tǒng)正處于復(fù)位狀態(tài)，可利用該信號復(fù)位總線板卡上的有關(guān)電路。 ?NOWS：零等待狀態(tài)，輸入，低電平有效。用于縮短按照缺省設(shè)置應(yīng)等待的時(shí)鐘數(shù)，當(dāng)它有效時(shí)，不再插入等待時(shí)鐘。 ?REFRESH(上劃線 )：刷新信號，雙向，低電平有效，由總線主控器的刷新邏輯產(chǎn)生。該信號有效表示存儲(chǔ)器正處于刷新周期， 以下是對 36 線部分 16 位 ISA 總線的高 8 位 )的簡要說明： 微機(jī)接口課程設(shè)計(jì)實(shí)驗(yàn)報(bào)告 第 14 頁 ? SDl5～ SD8：數(shù)據(jù)總線的高 8 位，雙向，三態(tài)。 ?SBHE：總線高字節(jié)傳送允許，三態(tài)信號。該信號用來表示 SDl5～ SD8 上正進(jìn)行數(shù)據(jù)傳送。 ?LA23～ LAl7：非鎖存的地址線，在 BALE 為高電平時(shí)有效。將它們鎖存起來，并和已鎖存的低位地址線 (A19～ A0)組合在一起，可形成 24 位地址線，因而使系統(tǒng)的尋址能力擴(kuò)大到 16 MB。 _MEMR(上劃線 )， MEMW(上劃線 )：存儲(chǔ)器讀、寫信號，低電平有效。這兩個(gè)信號在所有的存儲(chǔ)器讀或?qū)懼芷谟行АＯ啾戎?，前面所介紹的 SMEMR(上劃線 )和 SMEMW(上劃線 )僅當(dāng)訪問存儲(chǔ)器的低 1 MB 時(shí)才有效。 +MEMCSl6(上劃線 )：存儲(chǔ)器片選 16，輸入，低電平有效。該信號用來表示當(dāng)前的數(shù)據(jù)傳輸是具有一個(gè)等待時(shí)鐘的 16 位存儲(chǔ)器總線周期。 1 I／ OCCSl6(上劃線 )： I／ O 片選 16，輸入，低電平有效。該信號為集電極開路，為低表示當(dāng)前的數(shù)據(jù)傳輸是具有一個(gè)等待時(shí)鐘的 16 位 I／ O 總線周期。 2 MASTER(上劃線 )：總線主控信號，輸入，在 ISA 總線的主控器初始化總線周期時(shí)產(chǎn)生，低電平有效。該信號與 I／ O 通道上的 I／ 0 處理器的 DRQ 線一起用于獲取對系統(tǒng)總線的控制權(quán)。 3 IRQl5～ IRQ10： 6 個(gè)中斷請求信號，輸入，接到中斷控 制邏輯的從 8259A。 4 DRQ7～ DRQ DACK7(上劃線 )～ DACK5(上劃線 )、 DACK0(上劃線 )：通道 7～ 5的 DMA 請求和相應(yīng)的 DMA 響應(yīng)信號 (另有一個(gè)通道 0 的響應(yīng)信號 )。這 3 個(gè)通道可進(jìn)行 16 位 DMA 傳送。 ISA 總線時(shí)序 ISA 總線的時(shí)序和 8086／ 8088 的時(shí)序基本相同，但也有一些區(qū)別。有了 8086／ 8088 時(shí)序基礎(chǔ)，對 ISA 總線時(shí)序的理解主要在于以下幾點(diǎn)： ①地址和數(shù)據(jù)已不再分時(shí)復(fù)用信號線，因此在整個(gè)總線周期內(nèi)有效。 ②和 8086／ 8088 的最大模式一樣，存儲(chǔ)器讀／寫和 I／ O 讀／ 寫的控制信號已分開，進(jìn)行一種操作只需一個(gè)控制信號。 ③一個(gè)典型的存儲(chǔ)器讀／寫周期還是由 T T T3 和 T4 組成，而 I／ O 讀／寫周期和 DMA 周期都自動(dòng)插入了一個(gè)等待時(shí)鐘周期。 微機(jī)接口課程設(shè)計(jì)實(shí)驗(yàn)報(bào)告 第 15 頁 ④ I／ O CH RAY 相當(dāng)于 8086／ 8088 時(shí)序中的： READY 信號，當(dāng)總線板卡上的存儲(chǔ)器或 I／ 0 電路較慢時(shí)，可利用該信號迫使 CPU 插入等待時(shí)鐘周期，但等待時(shí)鐘周期不得超過 10 個(gè)。 ⑤ 8 位 ISA 總線在存儲(chǔ)器讀／寫周期可用到 20 位地址，而 16 位． |SA 總線在存儲(chǔ)器讀／寫周期中可使用 24 位地址。但由于受 I／ O 指令的限制， 8 位和 16 位 ISA 總線的 I／ 0 讀／寫周期都只能使用低 16 位地址。 ⑥ BALE 在 CPU 總線周期的 T1 期間有效，它的基本作用是進(jìn)行地址鎖存，但也可以作為一個(gè)新的 CPU 總線周期已開始的標(biāo)志。 ⑦ AEN 有效表示 DMAC 正在控制系統(tǒng)總線，所以它可以作為系統(tǒng)處于 DMA 總線周期的標(biāo)志。 ： IBM PC 及其兼容機(jī)間經(jīng)過 RS－ 232－ C 口串行通信是在實(shí)際系統(tǒng)中用的最廣泛的 。 上述框圖只是串口通信的的一個(gè)內(nèi)部的原理圖，由于，本次設(shè)計(jì)是直接配置的PC 機(jī)中的 RS232 適配卡，上述過程并不能看到，不過在，原理圖的分析中會(huì)做詳盡的解釋 本次實(shí)驗(yàn)的外部來看實(shí)際的電路圖 PC 機(jī)上的串行口是 9 針公插座，引腳定義為： Pin Name Dir Description 1 CD Carrier Detect 2 RXD Receive Data 3 TXD Transmit Data 4 DTR Data Terminal Ready 微機(jī)接口課程設(shè)計(jì)實(shí)驗(yàn)報(bào)告 第 16 頁 5 GND System Ground 6 DSR Data Set Ready 7 RTS Request to Send 8 CTS Clear to Send 9 RI Ring Indicator 所以本 設(shè)計(jì)所采用的串口為雙端母插頭。 串口為交叉線， 2， 3 號針腳交叉相連， 5 號針接公共地。 EIA RS232C 接口（ 9 針）插頭連線方法