【正文】 作在方式 3。 2764 只可讀， 6264 可讀可寫，由于處理器用的是 8088，便無需考慮 A0 的問題了，這種便利也體現(xiàn)在，后面的設(shè)計中， IO 芯片的端口地址的設(shè)置上。通過 F/\C來實現(xiàn)： 此電路圖是按同步通信的方式畫的， READY 信號在以后的設(shè)計中，也沒有用到，便把它的連接去掉了 電源部分。這樣，從外部來說，可以在任何時候發(fā)出這兩個信號，但是， 8284的內(nèi)部邏輯電路設(shè)計成在時鐘下降沿處使 READY 和 RESET 有效。外界的準(zhǔn)備好信號輸入到 8284 的 RDY，同步的準(zhǔn)備好信號 READY從 8284 輸出。它是通用的吧，是直接從 protel 的一個例子中拷 微機接口課程設(shè)計實驗報告 第 18 頁 過來的。此時復(fù)位信號有效 ,使微機系統(tǒng)重新恢復(fù)正常運行 。 復(fù)位和時鐘電路。如本設(shè)計中， RAM地址位 0x00000 來表示，而 ROM 的地址為 0x20210，相應(yīng)地， 55， 53， 51 的地址分別為： 0x30000， 0x40000,0x50000。地址線的低 13 位代碼，在芯片選擇的時候，不起作用，只有 A13~A15 三位地址線負(fù)責(zé)譯碼。 IO/M,RD,WR 幾個控制引腳的譯碼通過簡單的組合邏輯電路來實現(xiàn)。 CPU 部分。整個串行通信系統(tǒng)包括六大部分： CPU 部分、復(fù)位和時鐘電路部分、電源部分、存儲器部分、串口 通信接口部分和外設(shè)部分。 串口為交叉線， 2， 3 號針腳交叉相連， 5 號針接公共地。 ： IBM PC 及其兼容機間經(jīng)過 RS－ 232－ C 口串行通信是在實際系統(tǒng)中用的最廣泛的 。 ⑥ BALE 在 CPU 總線周期的 T1 期間有效，它的基本作用是進(jìn)行地址鎖存，但也可以作為一個新的 CPU 總線周期已開始的標(biāo)志。 ⑤ 8 位 ISA 總線在存儲器讀／寫周期可用到 20 位地址，而 16 位． |SA 總線在存儲器讀／寫周期中可使用 24 位地址。 ③一個典型的存儲器讀／寫周期還是由 T T T3 和 T4 組成，而 I／ O 讀／寫周期和 DMA 周期都自動插入了一個等待時鐘周期。有了 8086／ 8088 時序基礎(chǔ)，對 ISA 總線時序的理解主要在于以下幾點： ①地址和數(shù)據(jù)已不再分時復(fù)用信號線，因此在整個總線周期內(nèi)有效。這 3 個通道可進(jìn)行 16 位 DMA 傳送。 3 IRQl5～ IRQ10： 6 個中斷請求信號，輸入，接到中斷控 制邏輯的從 8259A。 2 MASTER(上劃線 )：總線主控信號，輸入，在 ISA 總線的主控器初始化總線周期時產(chǎn)生，低電平有效。 1 I／ OCCSl6(上劃線 )： I／ O 片選 16，輸入，低電平有效。 +MEMCSl6(上劃線 )：存儲器片選 16，輸入，低電平有效。這兩個信號在所有的存儲器讀或?qū)懼芷谟行?。將它們鎖存起來，并和已鎖存的低位地址線 (A19～ A0)組合在一起，可形成 24 位地址線，因而使系統(tǒng)的尋址能力擴大到 16 MB。該信號用來表示 SDl5～ SD8 上正進(jìn)行數(shù)據(jù)傳送。該信號有效表示存儲器正處于刷新周期， 以下是對 36 線部分 16 位 ISA 總線的高 8 位 )的簡要說明： 微機接口課程設(shè)計實驗報告 第 14 頁 ? SDl5～ SD8：數(shù)據(jù)總線的高 8 位，雙向，三態(tài)。用于縮短按照缺省設(shè)置應(yīng)等待的時鐘數(shù)，當(dāng)它有效時，不再插入等待時鐘。該信號有效時表示系統(tǒng)正處于復(fù)位狀態(tài)，可利用該信號復(fù)位總線板卡上的有關(guān)電路。 CLK 是由 ()SC 的輸出 3 分頻產(chǎn)生的， 也就是說 ()SC的頻率應(yīng)是 CLK 的 3 倍。 ?CLK：系統(tǒng)時鐘信號，輸出。但它沒有說明是哪個通道，這要結(jié)合 DMA 響應(yīng)信號 DACK(上劃線 )來判斷。?T／ C：計數(shù)結(jié)束信號，輸出，高電平有效。因此，優(yōu)先級別與它們 相對應(yīng) (DRQ1 的級別最高， DRQ 3 的級別最低 )。 ⑩ DRQ3～ DRQl： 3 個 DMA 請求信號，輸入，高電平有效。這些信號由低到高的跳變表示中斷請求，但應(yīng)一直保持高電平，直到 CPU 響應(yīng)中斷為止。它有效表示板卡上出現(xiàn)奇偶校驗錯。該引腳信號與 8086 的READY 功能相同，用于插入等待時鐘周期。該信號在 CPU 總線周期的 Tl 期間有效，可作為 CPU 總線周期的指示。該信號由 DMAC 發(fā)出，為高表示 DMAC 正在控制系統(tǒng)總線進(jìn)行 DMA 傳送，所以它可用于指示 DMA 總線周期。 ③ SMEMR(上劃線 )、 SMEMW(上劃線 )：存儲器讀、寫命令，輸出，低電平 有效。對于 16 位 ISA 總線，它們是數(shù)據(jù)線 的低 8位。 微機接口課程設(shè)計實驗報告 第 12 頁 下面對引腳信號做一些簡要說明，首先是 62線部分 (8位 ISA 總線 )。顯然， 8 位 ISA 總線板卡可以插在 16 位的插槽中。 引腳信號 圖 9． 1所示為 16 位 ISA 總線板卡 (又稱 I／ O 擴展板或接口板 )及插槽外形示意圖，元件面和焊接面共有 31+18 個引腳 (A1～ A3 B1～ B3 C1～ C18 和 D1～ D18)，其中 A1～ A3 Bl～ B31 是低 8 位部分即 8 位 ISA 總線所用的信號。如果忽略標(biāo)準(zhǔn)化細(xì)節(jié)，則可認(rèn)為 16 位 ISA 總線就是 PC／ AT 總線。 MC1489 中每個反相器都有一個控制端，高電平有效，可作為 RS232C 操作的控制端。 MC1489 可完成由 RS232C 到 TTL 電平轉(zhuǎn)換，輸入為 RS232C 電平，輸出為TTL 電平。 12V 或177。其內(nèi)部有３個與非門和１個反相器。其內(nèi)部結(jié)構(gòu)和引腳如下圖所示。 由于 MCS51 采用 TTL 電平，若用 RS232C 標(biāo)準(zhǔn)接口通信必須進(jìn)行電平轉(zhuǎn)換。 RS232C 采用負(fù)邏輯，即： 邏輯１： 5V～ 15V。MC1488 和 MC1489 集成電路芯片通常稱為線路驅(qū)動器和線路接收器。因為這個原因，連接 RS232 到微機系統(tǒng)必須經(jīng)過電平轉(zhuǎn)換。 ② 利用 E E2 和 E3 可級聯(lián)擴展成 24 線譯碼器；若外接一個反相器還可級聯(lián)擴展成 32 線譯碼器。 其工作原理如下： ① 當(dāng)一個選通端（ E3）為高電平，另兩個選通端（ E1)和 /(E2)）為低電平時，可將地址端（ A0、 A A2）的二進(jìn)制編碼在 Y0 至 Y7 對應(yīng)的輸出端以低電平譯出。這時 OUT 端輸出周期為 n CLK 周期，占空比為 1： 1 的方波序列：若 n 為奇數(shù)，則 OUT 端輸出周期為 n CLK 周期，占空比 (n+1)/2 : (n1)/2 的近似方波序列。 微機接口課程設(shè)計實驗報告 第 9 頁 1． .方式 0低電平輸出（ GATE 信號上升沿繼續(xù)計數(shù)） 2．方式 1低電平輸出（ GATE 信號上升沿重新計數(shù)） 3．方式 2周期性脈沖輸出 4．方式 3周期性方波輸出 OUT 輸出低電平，裝入計數(shù)值 n 后， OUT 立即跳變?yōu)楦唠娖?。輸出鎖存器用于寫入鎖存命令時，鎖定當(dāng)前計數(shù)值。 8253 的控制字： 8253 的工作方式也是有控制字來決定，其控制字意義如下 4. 計數(shù)通道 0、計數(shù)通道 計數(shù)通道 2 3 個計數(shù)通道內(nèi)部結(jié)構(gòu)完全相同。 （ 2）、操作命令控制字（控制字） 操作命令控制字的格式 如下： （ 3）、狀態(tài)字 狀態(tài)字的格式如下： 2）、 8253A 相關(guān)資料介紹： （ 1） 可編程定時 /計數(shù)器模塊 8253 微機接口課程設(shè)計實驗報告 第 7 頁 本電路模塊可用于產(chǎn)生定時中斷，實現(xiàn)實時時鐘實驗等 ， 本電路端口地址為 CS。 8251 外部引腳圖 8251A 的編程 編程的內(nèi)容包括兩大方面： 一是由 CPU發(fā)出的控制字，即方式選擇控制字和操作命令控制字； 二是由 8251A 向 CPU送出的狀態(tài)字。數(shù)據(jù)總線緩沖器，讀 /寫控制電路，調(diào)制解調(diào)控制電路。 （ 4）．全雙工的工作方式 （ 5）．提供出錯檢測 8251A 的內(nèi)部結(jié)構(gòu) ： 發(fā)送器由發(fā)送緩沖器和發(fā)送控制電路兩部分組成。并能根據(jù)編程 為每個數(shù)據(jù)增加 1 個、 1． 5 個或 2 個停止位。 （ 3）．異步方式下