數(shù)字系統(tǒng)設(shè)計(jì)word版(編輯修改稿)
2025-07-09 06:41 本頁面
【文章內(nèi)容簡介】 LD 使用方便 、性能可靠等優(yōu)點(diǎn)，又有 FPGA 器件的高密度和靈活性。 CPLD 的英文全稱是什么？ CPLD 的結(jié)構(gòu)主要由哪幾部分組成 ?每一部分的作用如何？ 答： Complex Programmable Logic Devices。主要由宏單元 、 可編程連線 、 I/O 控制塊組成；宏單元是基本結(jié)構(gòu) 、 可編程連線負(fù)責(zé)信號(hào)傳遞，連線所有的宏單元。 I/O 控制塊負(fù)責(zé)輸入輸出的電氣特性控制。 什么叫 FPGA 的配置模式？ FPGA 器件有哪幾種配置模式？每種配置模式有什么特點(diǎn)？ FPGA 的配置流程如何？ 答： FPGA 的配置模式是指 FPGA 用來完成設(shè)計(jì)時(shí)的邏輯配置和外部連接方式； FPGA 器件有三類配置下載方式：主動(dòng)配置方式（ AS）和被動(dòng)配置方式（ PS）和最常用的 (JTAG)配置方式。 AS 由 FPGA 器件引導(dǎo)配置操作過程，它控制著外部存儲(chǔ)器和初始化過程， EPCS 系列 .如EPCS1,EPCS4配置器件專供 AS 模式，目前只支持 Cyclone 系列。使用 Altera 串行配置器件來完成。 Cyclone 期間處于 主動(dòng)地位，配置期間處于從屬地位。配置數(shù)據(jù)通過 DATA0 引腳送入 FPGA。配置數(shù)據(jù)被同步在 DCLK 輸入上， 1 個(gè)時(shí)鐘周期傳送 1 位數(shù)據(jù)。 PS 則由外部計(jì)算機(jī)或控制器控制配置過程。通過加強(qiáng)型配置器件（ EPC16，EPC8， EPC4）等配置器件來完成，在 PS 配置期間，配置數(shù)據(jù)從外部儲(chǔ)存部件，通過 DATA0 引腳送入 FPGA。配置數(shù)據(jù)在 DCLK 上升沿鎖存， 1 個(gè)時(shí)鐘周期傳送 1 位數(shù)據(jù)。 JTAG 接口是一個(gè)業(yè)界標(biāo)準(zhǔn) ,主要用于芯片測(cè)試等功能 ,使用 IEEE Std 聯(lián)合邊界掃描接口引腳，支持 JAM STAPL 標(biāo)準(zhǔn)，可以使 用 Altera 下載電纜或主控器來完成 ； FPGA 的配置流程一般包括芯片的初始化 、 配置和啟動(dòng)等幾個(gè)過程； 什么叫系統(tǒng)可編程？是不是只有 Lattice 公司的產(chǎn)品具有系統(tǒng)可編程的特性？ 答：系統(tǒng)可編程就是當(dāng)系統(tǒng)上電并正常工作時(shí)，計(jì)算機(jī)通過系統(tǒng)中的 CPLD 擁有 ISP 接口并直接對(duì)其進(jìn)行編程，器件在編程后立即進(jìn)入工作狀態(tài)。不是； 第五次作業(yè) VHDL 程序一般包括幾個(gè)組成部分？每部分的作用是什么？ 答： （ 1）三個(gè)基本組成部分：庫、程序包使用說明，實(shí)體描述和實(shí)體對(duì)應(yīng)的結(jié)構(gòu)體描述。（ 2）庫、程序包使用說明：用于打開調(diào)用本設(shè)計(jì)實(shí)體將用到的庫、程序 ； 實(shí)體描述：用于描述該設(shè)計(jì)實(shí)體與外界的接口信號(hào)說明 ； 結(jié)構(gòu)體描述：用于描述該設(shè)計(jì)實(shí)體內(nèi)部的組成及內(nèi)部工作的邏輯關(guān)系 ， 結(jié)構(gòu)體配置語句主要用于層次化的方式對(duì)特定的設(shè)計(jì)實(shí)體進(jìn)行元件的例化，或是為實(shí)體選定某個(gè)特定的結(jié)構(gòu)體 。 庫由哪些部分組成？在 VHDL 語言中常見的有幾種庫？編程人員怎樣使用現(xiàn)有的庫？ 答： 設(shè)計(jì)庫由若干程序包組成，每個(gè)程序包都有一個(gè)包聲明和一個(gè)可選的包體聲明。在設(shè)計(jì)庫中，包聲明和包體聲明是分別編譯的 ；常用的庫有四種 IEEE 庫 、 STD 庫 、 WORK 庫 、 VITAL 庫； 庫 、 程序包的使用格式如下 : LIBRARY 庫名； USE 庫名 .程序包名 .項(xiàng)目名 /ALL 第六次作業(yè) 1 什么叫標(biāo)識(shí)符？ VHDL 的基本標(biāo)識(shí)符是怎樣規(guī)定的？ 答：標(biāo)識(shí)符是指用來為常數(shù)、變量、信號(hào)、端口、子程序或者參數(shù)等命名，由英文字母、數(shù)字和下劃線組成。 遵從的規(guī)則：（ 1）首字符必須是英文字母。（ 2）不連續(xù)使用下劃線“ _”，不以下劃線“ _”結(jié)尾的。（ 3）大小寫英文字母等效，可以大小寫混合輸入。（ 4）標(biāo)識(shí)符中不能有空格 。 （ 5） VHDL 的保留字不 能用于作為標(biāo)識(shí)符使用。 第七次作業(yè) VHDL 語言中的標(biāo)準(zhǔn)數(shù)據(jù)類型有哪幾類？用戶可以自己定義的數(shù)據(jù)類型有哪幾類？并簡單介紹各數(shù)據(jù)類型 。 （ 1）標(biāo)量型：屬單元素最基本的數(shù)據(jù)類型，通常用于描述一個(gè)單值數(shù)據(jù)對(duì)象，它包括實(shí)數(shù)類型、整數(shù)類型、枚舉類型和時(shí)間類型 。 復(fù)合類型：可以由細(xì)小的數(shù)據(jù)類型復(fù)合而成，如可有標(biāo)量復(fù)合而成。復(fù)合類型主要有數(shù)組型和記錄型。 存取類型：為給定的數(shù)據(jù)類型的數(shù)據(jù)對(duì)象提供存取方式。 文件類型：用于提供多值存取類型。 （ 2） 用戶可自定義的數(shù)據(jù)類型： 枚舉類型、整數(shù)類型、數(shù)組類型、記錄類型、時(shí)間類型
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1