計時儀_畢業(yè)設計論文(編輯修改稿)
2025-07-07 22:20 本頁面
【文章內容簡介】 型觸發(fā)器輸出狀態(tài)的改變依賴于時鐘 脈沖的觸發(fā)作用，即在時鐘脈沖出發(fā)時，輸入數據由數據端傳輸至輸出端。 HZ脈沖源 畢業(yè)設計 圖 4013 管腳圖 圖 4013 功能表 與門是執(zhí)行與功能的邏輯部件，其邏輯關系的特點是：只有當全部輸入端都處于高電平時，輸出端才為高電平；只要有一個輸入為低電平，輸出端就處于低電平。 （ CD4081） 與門的性能指標： 1． 輸入端和輸出端均附加反相器作為緩沖級； 2． 具有對稱的輸出驅動能力： Iol=Ioh； 3． 具有對稱的輸出波形： tphl=tplh,Tthl=Ttlh。 4． 輸入高電平和輸入低電平時的抗干擾能力相同，且保證值達30%VDD； 畢業(yè)設計 計數電路 (4518) CD4518 是 二 /十進制同步加計數器 ， 在一個封裝中含有兩個可互換二 /十進制計數器，其功能引腳分別為 1～ 7 和 9～ {15}。該計數器 分 是單路系列脈沖輸入（ 1 腳或 2腳； 9腳或 10腳）， 4 路 BCD 碼信號輸出（ 3 腳～ 6腳； {11}腳～ {14}腳）。此外還必須掌握其控制功能，否則無法工作。手冊中給有控制功能的真值（又稱功能表），即集 成塊的使用條件，如表 2 所示。從表 中 看出， CD4518 有兩個時鐘輸入端 CP和 EN，若用時鐘上升沿觸發(fā)，信號由 CP輸入，此時 EN端應接高電平 “1” ，若用時鐘下降沿觸發(fā)，信號由 EN 端輸入，此時 CP 端應接低電平“0” ，不僅如此，清零（又稱復位）端 Cr 也應保持低電平 “0” ，只有滿足了這些條件時，電路才會處于計數狀態(tài)，若不滿足則 IC 不工作。計數時，其電路的輸入輸出狀態(tài)如表 3 所示。值得注意，因表 3輸出是二 /十進制的 BCD 碼，所以輸入端的記數脈沖到第十個時，電路自動復位 0000 狀態(tài) 。 從波形圖中可以看出， Q4 端的輸出頻率為 原來脈沖的 倍，所以利用 Q4腳的輸出特性可以對100MHZ 的晶振進行分頻來達到我們電路所需要的 100HZ。 CD4518 引腳功能 (管腳功能 )如下： 1CP、 2CP：時鐘輸入端。 1CR、 2CR：清除端。 1EN、 2EN：計數允許控制端。 1Q0～ 1Q3：計數器輸出端。 2Q0～ 2Q3：計數器輸出端。 Vdd：正電源。 圖 4518管腳圖 畢業(yè)設計 圖 4518功能圖 圖 4518波形圖 根據 4518 的的功能表， 我們可以知道當有脈沖觸發(fā)時， EN 或者 CR管腳任意為高電平，芯片則開始加計數。具體的功能表及真值表如下： CP EN CR 功能 ↑ 1 0 加計數 0 ↓ 0 加計數 X X 1 清零（復位）Q1Q4為 0 圖 4518 的功能表 畢業(yè)設計 輸入 輸出 CP或 EN 0 1 2 3 4 5 6 7 8 9 Q4 0 0 0 0 0 0 0 0 1 1 Q3 0 0 0 0 1 1 1 1 0 0 Q2 0 0 1 1 0 0 1 1 0 0 Q1 0 1 0 1 0 1 0 1 0 1 圖 4518的真值表 我們還可以從真值表里得出，利用 EN 端下降沿觸發(fā)的特點組成 N 位十進制計數器。從波形分析，當輸入端的計數脈沖到第 10 個時，電路自動復位 0000狀態(tài)，因為 4518 沒有進位功能的引腳，所以應該充分利用第 6 或 14 腳輸出脈沖的下降沿，利用該脈沖和 EN 端相連，就可以實現電路進位的功能，根據分析結果，電路設計如下： 圖 畢業(yè)設計 顯示電路 (4511 及數碼管 ) 譯碼和數碼顯示電路是將數字鐘的記時狀態(tài)直觀清晰地反映出來 ,被人們的視覺器官所接受。顯示器件選用 LED 七段數碼管 .在譯碼顯示電路輸出信號的驅動下 ,顯示出清晰 ,直觀的數字符號。 CD4511 是 BCD鎖存 /七段譯碼 /驅動器，有燈測試功能；以反相器作輸出級，用以驅動 LED 或數碼管；具有消隱輸入；顯示數 6 時， a=0,顯示 9 時， d=0 . 1B,2C,3LT（為燈測試輸入端） ,4BI（數據輸入端） ,5LE（鎖存使能，鎖存輸入使能） ,6D,7A,8VSS（電源負極）（ A， B， C， D 為門電路的輸入端） 9e,10d,11c,12b,13a,14g,15f, 16vdd( 電 源 正 極 )（ a,b,c,d,e,f,g 為譯 碼輸出；顯示字符端輸出，連接數碼管的相應腳。 圖 4511的管腳圖 CD4511 是一個用于驅動共陰 LED 顯示器的 BCD
環(huán)評公示相關推薦
鄂ICP備17016276號-1