【文章內(nèi)容簡(jiǎn)介】 在設(shè)計(jì)單元的最前面： LIBRARY 庫(kù)名； 這樣，在設(shè)計(jì)單元內(nèi)的語(yǔ)句就 可以使用庫(kù)中的數(shù)據(jù)。由此可見，庫(kù)的好處就在于使設(shè)計(jì)者可以共享已經(jīng)編譯過的設(shè)計(jì)結(jié)果。在 VHDL 語(yǔ)言中可以存在多個(gè)不同的庫(kù)，但是庫(kù)和庫(kù)之間是獨(dú)立的，不能互相嵌套。實(shí)際中一個(gè)庫(kù)就對(duì)應(yīng)一個(gè)目錄，預(yù)編譯程序包的文件就放在此目錄中。用戶自建的庫(kù)即為設(shè)計(jì)文件所在目錄，庫(kù)名與目錄名的對(duì)應(yīng)關(guān)系可在編譯軟件中指定。 （ Entity） 實(shí)體是 VHDL 設(shè)計(jì)中最基本的模塊， VHDL 表達(dá)的所有設(shè)計(jì)均與實(shí)體有關(guān)。設(shè)計(jì)的最頂層是頂層實(shí)體。如果設(shè)計(jì)分層次，那么在頂層實(shí)體中將包含較低級(jí)別的實(shí)體。 實(shí)體中定義了該設(shè)計(jì)所需的輸入 /輸出信號(hào)，信號(hào)的輸入 /輸出類型被稱為端口模式，同時(shí)實(shí)體中還定義他們的數(shù)據(jù)類型。 （ Architecture） 結(jié)構(gòu)體是 VHDL 設(shè)計(jì)中最主要部分，它具體地指明了該基本設(shè)計(jì)單元的行為、元件及內(nèi)部的連接關(guān)系，也就是說它定義了設(shè)計(jì)單元具體的功能。結(jié)構(gòu)體對(duì)其基本設(shè)計(jì)單元的輸入輸出關(guān)系可以用 3 種方式進(jìn)行描述，即行為描述（基本設(shè)計(jì)單元的數(shù)學(xué)模型描述）、寄存器傳輸描述（數(shù)據(jù)流描述）和結(jié)構(gòu)描述（邏輯元件連接描述）。不同的描述方式，只體現(xiàn)在描述語(yǔ)句上，而結(jié)構(gòu)體的結(jié)構(gòu)是完全一樣的。 電子密碼鎖設(shè)計(jì) 11 一個(gè)完整的、能被綜合實(shí)現(xiàn)的 VHDL 設(shè)計(jì)必須有一個(gè)實(shí)體和對(duì)應(yīng)的結(jié)構(gòu)體，一個(gè)實(shí)體可以對(duì)應(yīng)一個(gè)或多個(gè)結(jié)構(gòu)體，由于結(jié)構(gòu)體是對(duì)實(shí)體功能的具體描述，因此它一定要跟在實(shí)體的后面，通常先編譯實(shí)體后才能對(duì)結(jié)構(gòu)體進(jìn)行編譯。 CPLD/FPGA FPGA（ Field Programmable Gates Array 現(xiàn)場(chǎng)可編程門陣列，內(nèi)部結(jié)構(gòu)為門陣列構(gòu)成靜態(tài)存儲(chǔ)器（ SRAM）。該 SRAM 可構(gòu)成函數(shù)發(fā)生器，即查找表，通過查找表可實(shí)現(xiàn)邏輯函數(shù)功能） ， CPLD（ Complex Programmable Logic Device 復(fù)雜可編程邏輯器件， 內(nèi)部結(jié)構(gòu)為“與或陣列”。該結(jié)構(gòu)來自于典型的 PAL、 GAL器件的結(jié)構(gòu)。任意一個(gè)組合邏輯都可以用“與 — 或”表達(dá)式來描述，所以該“與或陣列”結(jié)構(gòu)能實(shí)現(xiàn)大量的組合邏輯功能）。 FPGA 具有體系結(jié)構(gòu)和邏輯單元靈活、集成度高以及適用范圍寬 FPGA 等特點(diǎn)。兼容了 PLD 和通用門陣列的優(yōu)點(diǎn)，可實(shí)現(xiàn)較大規(guī)模的電路，編程也很靈活。與門陣列等其它 ASIC 相比，它又具有設(shè)計(jì)開發(fā)什么是周期短、設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn)(一般在 10,000 件以 下 )之中。幾乎所有應(yīng)用門陣列、 PLD 和中小規(guī)模通用數(shù)字集成電路的場(chǎng)合均可應(yīng)用 FPGA。 CPLD 它具有編程靈活、集成度高、設(shè)計(jì)開發(fā)周期短、適用范圍寬、開發(fā)工具先進(jìn)、設(shè)計(jì)制造成本低、對(duì)設(shè)計(jì)者的硬件經(jīng)驗(yàn)要求低、標(biāo)準(zhǔn)產(chǎn)品 無需測(cè)試、保密性強(qiáng)、價(jià)格大眾化等特點(diǎn)，可實(shí)現(xiàn)較大規(guī)模的電路設(shè)計(jì)。 硬件描述語(yǔ)言是 EDA 技術(shù)的重要組成部分， VHDL 是電子設(shè)計(jì)的主流硬件描述語(yǔ)言。 VHDL 的英文全名是 VeryHighSpeed Integrated Circuit Hardware Description Language，誕生 于 1982年。 1987年底， VHDL被 IEEE ( The Institute of Electrical and Electronics Engineers)和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言。自 IEEE 公布了 VHDL 的標(biāo)準(zhǔn)版本（ IEEE1076）之后，各 EDA 公司相繼推出了自己的 VHDL 設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和 VHDL 接口。此后 VHDL在電子設(shè)計(jì)領(lǐng)域得到了廣泛的接受，并逐步取代了原有的非標(biāo)準(zhǔn)硬件描述語(yǔ)言。1993 年， IEEE 對(duì) VHDL 進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展電子密碼鎖設(shè)計(jì) 12 VHDL 的內(nèi)容，公布了新版本的 VHDL，即 IEEE 標(biāo)準(zhǔn)的 10761993 版本?，F(xiàn)在， VHDL作為 IEEE 的工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言，又得到眾多 EDA 公司的支持，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語(yǔ)言。 VHDL 主要應(yīng)用于數(shù)字電路的設(shè)計(jì)中，尤其是在（ FPGA/CPLD/ispPLS 和 IASIC 等芯片的設(shè)計(jì)中應(yīng)用更加廣泛。（本次設(shè)計(jì)是關(guān)于 CPLD 的設(shè)計(jì)） VHDL 的優(yōu)點(diǎn) VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。除了含有許多具有硬件特征的語(yǔ)句外， VHDL 的語(yǔ)言形式和描述風(fēng)格與句法十分類似于 一般的計(jì)算機(jī)高級(jí)語(yǔ)言。 VHDL 的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)設(shè)計(jì)實(shí)體（可以是一個(gè)元件、一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部和內(nèi)部?jī)蓚€(gè)基本點(diǎn)部分，其中外部為可見部分，即系統(tǒng)的端口，而內(nèi)部則是不可視部分，即設(shè)計(jì)實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計(jì)的基本點(diǎn)。應(yīng)用 VHDL 進(jìn)行工程設(shè)計(jì)的優(yōu)點(diǎn)是多方面的，具體如下 : 1) 設(shè)計(jì)技術(shù)齊全、方法靈活、支持廣泛。 VHDL 語(yǔ)言可以支持自上至下和基于庫(kù)的設(shè)計(jì) 法，而且還支持同步電路、異步電路及其他隨機(jī)電路的設(shè)計(jì)。目前大多數(shù) EDA 工具都支持 VHDL 語(yǔ)言。 2) VHDL 具有更強(qiáng)的系統(tǒng)硬件描述能力 , VHDL 具有多層次描述系統(tǒng)硬件功能的能力，其描述對(duì)象可從系統(tǒng)的數(shù)學(xué)模型直到門級(jí)電路。 3) VHDL 語(yǔ)言可以與工藝無關(guān)編程。在用 VHDL 語(yǔ)言設(shè)計(jì)系統(tǒng)硬件時(shí)，沒有嵌入與工藝有關(guān)的信息。當(dāng)門級(jí)或門級(jí)以上層次的描述通過仿真檢驗(yàn)以后，再用相應(yīng)的工具將設(shè)計(jì)映射成不同的工藝。這樣，在工藝更新時(shí)，就無須修改原設(shè)計(jì)程序，只要改變相應(yīng)的映射工具。 4) VHDL 語(yǔ)言標(biāo)準(zhǔn)、規(guī) 范，易于共享和復(fù)用 電子密碼鎖設(shè)計(jì) 13 3 總體設(shè)計(jì) 圖 31 系統(tǒng)框圖 鍵盤輸入 彈跳消除電路 鍵盤譯碼電路 按鍵數(shù)據(jù)緩沖器 鍵盤掃描電路 工作時(shí)鐘脈沖信號(hào) 密碼鎖存器 比較器 多路選通 器 七段譯碼器 時(shí)鐘發(fā)生器 掃描信號(hào)發(fā)生器 CLK 七段碼輸出 比較結(jié)果輸出 修改密碼時(shí)輸入 開鎖時(shí)輸入 電子密碼鎖設(shè)計(jì) 14 系統(tǒng)原理 鍵盤掃描電路用來產(chǎn)生掃描信號(hào)，掃描信號(hào) KY32KY0 按照 1110 1101 1011 0111 1110??的規(guī)律依次變化，通過輸出 KX22KX0 來檢測(cè)是否有鍵按下，如掃描信號(hào)示 1101，表示正在掃描 4 ,5 ,6 這三個(gè)鍵，如果這三個(gè)鍵多沒被按下，則 KX[2∶ 0 ]輸出為 111，如果數(shù)字鍵 4 按下， KX[2∶ 0 ]將會(huì)輸出為 011。按鍵輸入信號(hào)，若被按下的是數(shù)字鍵 ,則解碼成相應(yīng)的 BCD 碼，若被按下的是功能鍵，則解碼成 4 位二進(jìn)制的碼字，由密碼鎖控制電路作相應(yīng)的動(dòng)作。為防止每次掃描產(chǎn)生新的按鍵數(shù)據(jù)覆蓋前面的數(shù) 據(jù)，通過按鍵數(shù)據(jù)緩沖器將整個(gè)鍵盤掃描后的結(jié)果記錄下來。當(dāng)按下數(shù)字鍵時(shí)，輸入的數(shù)字在最右邊的數(shù)碼管中顯示，數(shù)碼管原先的數(shù)據(jù)向左移動(dòng)一位；如果不慎輸入錯(cuò)誤，則按清除鍵清除所輸入的數(shù)字，重新開始輸入四位數(shù)字。由于此處密碼設(shè)置為四位，如果超過四位，則后面的被忽略。輸入四位密碼后，按下激活電鎖鍵，則將所輸入的四位設(shè)置為電鎖密碼。解鎖的過程是先輸入四位數(shù)字，然后按下解除電鎖鍵，如果輸入的四位數(shù)字與密碼相同，則開鎖。反之打不開鎖。按鍵數(shù)據(jù)緩沖器所 存儲(chǔ)的數(shù)據(jù)經(jīng)由 多路選通器 到 七段 譯碼電路 , 將其轉(zhuǎn)換成七段顯示器的顯示碼 , 轉(zhuǎn) 送到七段顯示器 , 多路選通器 與顯示管選擇必須同步。由于設(shè)計(jì)的是 4位數(shù)的數(shù)字密碼鎖 , 一位十進(jìn)制數(shù)需要 4 個(gè)二進(jìn)制位表示 , 所以寄存器必須是 16 位的。因?yàn)槭且話呙璧姆绞捷喠鞅稽c(diǎn)亮的 , 因此 顯示緩沖器 上的數(shù)據(jù)必須一組一組地分開傳送 , 每次送4個(gè)位。 各部分作用 （ 1）鍵盤輸入 本 設(shè)計(jì)選用的是 43 矩陣鍵盤，它是用 4 條 I/O 線作為行線， 3 條 I/O 線作為列線組成的鍵盤。在行線和列線的每一個(gè)交叉點(diǎn)上，設(shè)置一個(gè)按鍵，當(dāng)某鍵被按下時(shí)，該按鍵的接點(diǎn)會(huì)連接行線和列線，這樣有按鍵按下時(shí)行線呈現(xiàn)邏輯 0的狀態(tài)，未按下時(shí)則 呈現(xiàn)邏輯 1 狀態(tài)。 鍵盤電路的工作原理是通過行線送入掃描信號(hào)，然后從列線讀取狀態(tài)判斷是否有按鍵按下。其方法是依次給行線送低電平，電子密碼鎖設(shè)計(jì) 15 檢查列線的輸出。如果列線信號(hào)為高電平，則代表低電平信號(hào)所在的行中無按鍵按下；如果列線輸入為低電平，則低電平信號(hào)所在的行和出現(xiàn)低電平的列的交點(diǎn)處有按鍵按下。掃描信號(hào)由 KY3— KYO 進(jìn)入鍵盤，變化的順序依次是：1110— 1101— 1011— 0111— 1110，每次掃描一行，依序循環(huán)。假設(shè)現(xiàn)在掃描信號(hào)為 1101，即掃描 “4” 、 “5” 、 “ 6” 這一排按鍵，如果這排當(dāng)中沒有按鍵被按下的話，則列掃 描信號(hào) KX2KXO 讀出的值為 111；反之，當(dāng) “6” 按鍵被按下時(shí)則由 KX2KXO 讀出的值為 110,其它依次類推。由于矩陣式鍵盤是無法獨(dú)自地完成按鍵工作的，要搭配時(shí)序產(chǎn)生電路、鍵盤掃描電路、彈跳消除電路、鍵盤譯碼電路才能可靠工作。鍵盤上的有效數(shù)據(jù)是 0到 9這十個(gè)數(shù)字鍵和兩個(gè)功能鍵（ *鍵：修改密碼鍵； 鍵：輸入數(shù)字小于四位時(shí)按下此鍵表示清除鍵，輸入數(shù)字等于四位時(shí)表示開鎖鍵） 。 （ 2）彈跳消除電路 因?yàn)楸敬卧O(shè)計(jì)的按鍵采用機(jī)械式開關(guān)結(jié)構(gòu)，在開關(guān)切換的瞬間會(huì)在接觸點(diǎn)出現(xiàn)來回彈跳的現(xiàn)象 ,這種彈跳現(xiàn)象可能造成誤動(dòng)作而影響 到正確性。本設(shè)計(jì)中采用延時(shí)的軟件方法消除抖動(dòng) ,若采樣信號(hào)檢測(cè)到輸入由 “1” 變到 “0” 或由“0” 變?yōu)?“1”, 先延時(shí) 2 個(gè)周期 ,仍舊檢測(cè)到是 “0” 或 “1”, 則說明按鍵狀態(tài)確實(shí)發(fā)生了變化 ,否則當(dāng)作抖動(dòng)處理 ,不予理會(huì)。這樣就消除了抖動(dòng)。 （ 3）鍵盤譯碼電路 鍵盤中的按鍵可分為數(shù)字按鍵和功能按鍵，每個(gè)按健都有自己相應(yīng)的作用，比如 鍵可以清除密碼和開鎖， *鍵可以設(shè)置密碼。數(shù)字按鍵主要用來輸入數(shù)字，鍵盤所產(chǎn)生的輸出 (KX2KXO)無法直接拿來使用，因此必須由鍵盤譯碼電路來規(guī)劃每個(gè)按鍵的輸出形式，以便執(zhí)行相應(yīng)的動(dòng)作。 （ 4）按鍵數(shù)據(jù)緩沖器 按鍵數(shù)據(jù)緩沖器將整個(gè)鍵盤掃描完畢后的結(jié)果記錄下來，防止后面所得的數(shù)據(jù)覆蓋前面掃描得到的數(shù)據(jù)。 （ 5）鍵盤掃描電路 鍵盤掃描電路是用于產(chǎn)生 KY3KY0 信號(hào)，即鍵盤的行掃描信號(hào)。每掃描一排按鍵，就檢查一次是否有按鍵被按下，如果這排沒有按鍵被按下就忽略。反之，如果出現(xiàn)被按下的鍵則立即進(jìn)行按鍵編碼的動(dòng)作，且將編碼的結(jié)果存儲(chǔ)于寄存器電子密碼鎖設(shè)計(jì) 16 中。掃描停留在每個(gè)狀態(tài)的時(shí)間大約為 10ms。更短的停留時(shí)間容易采集到陡動(dòng)信號(hào)，會(huì)干擾判斷。而太長(zhǎng)的停留時(shí)間則容易丟失某些較快的按鍵動(dòng)作。 （ 6）密碼鎖存器 輸入 控制電 路信號(hào)由按鍵數(shù)據(jù)緩沖器產(chǎn)生的 ，在按下解鎖信號(hào)后其全部數(shù)據(jù)送入比較器，解鎖后，如果按下更改密碼按鍵，則把所有數(shù)據(jù)送入預(yù)存密碼寄存器。 密碼鎖存器 是一個(gè) 16位的寄存器，負(fù)責(zé)保存密碼。 （ 7）比較器 當(dāng)按下數(shù)字鍵時(shí) ,輸入的數(shù)字在最右邊的數(shù)碼管中顯示 ,數(shù)碼管原先