【文章內(nèi)容簡介】 mode=return link SPSR_execption_mode=CPSR CPSR[4:0]=execption mode number CPSR[5]=0 /* */ Ifexecption_mode=Reset or FIQ then CPSR[6]=1 /* */ CPSR[7]=1 /* */ PC=exception vector address 第 2章 ARM體系結(jié)構(gòu) Problem23 復(fù)位 ? 復(fù)位時完成下列操作． R14_svc=UNPREDICTABLE Value SPSR_svc=UNPREDICTABLE Value CPSR[4:0]=0b10011 CPSR[5]=0 CPSR[6]=1 CPSR[7]=1 PC=0x0000 0000 第 2章 ARM體系結(jié)構(gòu) Problem24 軟件中斷 SWI(Software Interrupt)? ⑴ 軟件中斷 SWI指令進(jìn)入管理模式，常用于調(diào)用 OS. ⑵ 完成以下操作： r14_svc=addre of next instruntion after the SWI instruction SPSR_SVC=CPSR CPSR[4:0]=0b10011 CPSR[5]=0 CPSR[7]=1 PC=0x0000 0008 第 2章 ARM體系結(jié)構(gòu) Problem25 中斷請求 IRQ(Interrupt Requist)做什么 ? ⑴ 通過 IRQ輸入腳產(chǎn)生外部中斷請求． ⑵ CPSR中的 I=1,禁中斷．Ｉ =０ ,開中斷． ⑶ R14_irq=address of next instruction to be executed+4 SPSR_irg=CPSR CPSR[4:0]=0b10010 CPSR[5]=0 CPSR[7]=1 PC=0x0000 0018 第 2章 ARM體系結(jié)構(gòu) Problem25 中斷請求 IRQ(Interrupt Requist)返回 ? 可通過“ SUBS PC,R14,4”指令從中端服務(wù)返回， 并恢復(fù) PC和 CPSR的值，在繼續(xù)執(zhí)行被中斷的原先 的程序． 第 2章 ARM體系結(jié)構(gòu) Problem25 快速中斷請求 FIQ(Fast Interrupt Request) ? ⑴ 通過 FIQ輸入腳產(chǎn)生外部快中斷請求． ⑵ FIQ優(yōu)先級高于 FIQ會屏蔽 IRQ． ⑶ CPSR的 F=1,禁快中斷； F=0．開快中斷． 第 2章 ARM體系結(jié)構(gòu) R14_fiq=address of next instruction to be executed+4 SPSR_fiq=CPSR CPSR[4:0]=0b10001 CPSR[5]=0 CPSR[6]=1 PC=0x0000 001C 可通過“ SUBS PC,R14,4”指令從中端服務(wù)返回， 并恢復(fù) PC和 CPSR的值，在繼續(xù)執(zhí)行被中斷的原先 的程序． 第 2章 ARM體系結(jié)構(gòu) Problem26 ARM流水線結(jié)構(gòu)特點 ? 第 2章 ARM體系結(jié)構(gòu) Problem27 ARM架構(gòu)的３級流水線原理． 第 2章 ARM體系結(jié)構(gòu) Problem28 ARM架構(gòu)的５級流水線原理． 第 2章 ARM體系結(jié)構(gòu) Problem29 ARM架構(gòu)流水線的數(shù)據(jù)相關(guān)問題． 第 2章 ARM體系結(jié)構(gòu) Problem30 ARM架構(gòu)流水線的控制相關(guān)問題． 第 2章 ARM體系結(jié)構(gòu) Problem31 ARM處理器的存儲器尋址空間有多大 ? ARM內(nèi)部設(shè)計有高速緩沖存儲器 (Cache). 即指令快存： ICache；數(shù)據(jù)快存： DCache． 目前可以尋址的空間是： 3224 GB?第 2章 ARM體系結(jié)構(gòu) Problem32 ARM處理器的內(nèi)部有 RAM 和 ROM嗎 ? ⑴ ARM處理器的片內(nèi)沒有 RAM 和 的 RAM ， ROM和 Flash都需要通過總線 Bus外接．尋址空間范圍是 4GB. ⑵ 片內(nèi)有 MMU(Memory Management Unit)進(jìn)存儲器的管理． ⑶可外接 PCMCIA. 第 2章 ARM體系結(jié)構(gòu) Problem33 ARM處理器的存儲空間是怎樣規(guī)劃的 ? 存儲空間可以分為： ⑴ 可快存／可緩沖區(qū) (Cacheable/Bufferable). ⑵ 不可快存／不可緩沖區(qū)． 第 2章 ARM體系結(jié)構(gòu) Problem34 ARM該如何連接 Memory? 首先要知道 Memory細(xì)節(jié)： ⑴ DRAM的時序圖． DRAM的管腳圖． ⑵ ROM ⑶ 發(fā)展趨勢 : Flash 逐步代替 ROM. 第 2章 ARM體系結(jié)構(gòu) Problem35 動態(tài) DRAM的時序圖． 第 2章 ARM體系結(jié)構(gòu) Problem36 為何要設(shè)計高速緩沖存儲器 Cache？ ⑴主存和 CPU之間有速度的差距． ⑵ Cache存儲器介于 CPU和主存之間． ⑶ Cache速度比主存快．可解決存儲速度的問題． ⑷構(gòu)成： Cache主存層次．從 CPU角度來看，速度接近 Cache，而容量接近于主存． 第 2章 ARM體系結(jié)構(gòu) Problem37 ARM中 Cache架構(gòu)特點是什么？ ⑴以前是將指令和數(shù)據(jù)的 Cache設(shè)計在一塊． ⑵目前是將指令和數(shù)據(jù)的 Cache分開設(shè)計，分別是 ICache, ． ⑶哈佛結(jié)構(gòu)可以提高處理器的處理速度． 第 2章 ARM體系結(jié)構(gòu) Problem38 Cache架構(gòu)的性能比較． Cache結(jié)構(gòu) Performance 無 Cache 1 ICache(only) DCache(only) ICache 和 DCache 第 2章 ARM體系結(jié)構(gòu) Problem39 主存的信息是如何放到 Cache中？ ⑴ Cache的容量比主存容量?。? ⑵要用某種函數(shù)將主存地址映像到 Cache中．稱為地址映像． ⑶三種映像： 直接映像 (Direct Mapped), 組相聯(lián)映像 (Set associative), 全相聯(lián)映像 (Fully associative)． 第 2章 ARM體系結(jié)構(gòu) Problem40 什么是直接映像 (Direct Mapped)? ⑴ 如果： j是 cache的字塊號， i是主存的字塊號． ⑵主存的第 0,２ c, 2c+1塊映像到 cache的 第０快，類推． m od 2 cji?第 2章 ARM體系結(jié)構(gòu) Problem41 什么是組相聯(lián)映像 (Set associative)? ⑴ 如果把 cache字塊分為２ c’ 組，每組含 2r個字塊， 則有 c=c’+r. ⑵ 主存的字塊 Mm(i)(0≤ i ≤ 2 m 1)映像到 cache字塊 Mc(j)(0≤ j ≤ 2 c 1) ⑶ 39。m od 2 2 , 0 2 1c r rj i k k? ? ? ? ? ?第 2章 ARM體系結(jié)構(gòu) Problem42 什么是全相聯(lián)映像 (Fully associative)? ⑴ 主存的塊可以放到 cache的任意一塊中． ⑵用內(nèi)容尋址存儲器 CAM(Content Addressed Memory)來實現(xiàn)． ⑶送來的地址與 Cache所有項中的地址標(biāo)識作比較，以判斷是否命中． ⑷命中率高，但設(shè)計的芯片面積較大． 第 2章 ARM體系結(jié)構(gòu) Problem42 ARM架構(gòu)的映像方式是怎樣的 ? 新型的 ARM架構(gòu)采用的是分塊（段）的全相聯(lián)結(jié)構(gòu)． 第 2章 ARM體系結(jié)構(gòu) Problem ARM 的 MMU結(jié)構(gòu)特點． ⑴ ARM中有大頁 (64KB)，小頁 (4KB)，微頁 (1KB)和段 (1MB)． ⑵ ARM的存儲器管理通過系統(tǒng)控制協(xié)處理器 CP15來實現(xiàn)． ⑶協(xié)處理器 CP15共有 16個寄存器 R0∽R15 ． ⑷其中寄存器 R4,R11,R12是保留的． 第 2章 ARM體系結(jié)構(gòu) Problem 協(xié)處理器 CP15中的各寄存器作用． ⑴ R0ID寄存器． ⑵ R1控制寄存器． ⑶ R2地址變換表基址． ⑷ R3域訪問控制寄存器． ⑸ R5故障狀態(tài)寄存器． ⑹ R6故障地址寄存器． ⑺ R7Cache快存操作． 第 2章 ARM體系結(jié)構(gòu) Problem 協(xié)處理器 CP15中的各寄存器作用． ⑻ R8變換后備緩沖器 TLB操作． ⑼ R9讀緩沖操作． ⑽ R10變換后備緩沖器 TLB鎖住． ⑾ R13－進(jìn)程 ID映像． ⑿ R14調(diào)試支持． ⒀ R15調(diào)試和時鐘控制． 第 2章 ARM體系結(jié)構(gòu) Problem43 ARM架構(gòu)處理器核和處理器內(nèi)核的 I/O結(jié)構(gòu)是怎樣的 ? ⑴ ARM架構(gòu)的核一般是沒有 I/O部件和模塊 . ⑵ 處理器中的 I/O可以通過 AMBA總線來擴充 . 第 2章 ARM體系結(jié)構(gòu) Problem44 ARM是如何采用存儲器映像 I/O的方式 ? ⑴ 將 I/O端口地址作為特殊的存儲器地址 . ⑵ I/O與真正的存儲器讀 /寫有不同之處 ,存儲器可 重復(fù)讀 ,讀出值不變 .I/O輸入值會變化 . ⑶ I/O單元對用戶碼是不可訪問的 . ⑷ I/O設(shè)備的訪問只可以通過系統(tǒng)管理調(diào)用 (SWI)或 C的庫函數(shù)來使用這些調(diào)用 . 第 2章 ARM體系結(jié)構(gòu) Problem45 ARM中何時使用 DMA方式 ? ⑴ 當(dāng)數(shù)據(jù)流量比較大 . ⑵ 當(dāng)中斷處理比較頻繁時 ⑶ 不需要處理器介入 . ⑷ SA1110和 XScale處理器具有 DMA方式． 第 2章 ARM體系結(jié)構(gòu) Problem4６ ARM的中斷方式有哪些？ ⑴ 有快速中斷 FIQ. ⑵ 有一般中斷 IRQ. 第 2章 ARM體系結(jié)構(gòu) Problem47 ARM的中斷方式有哪些？ ⑴ 有快速中斷 FIQ. ⑵ 有一般中斷 IRQ. 第 2章 ARM體系結(jié)構(gòu) Problem48 FIQ中斷方式的特點有哪些？ ⑴ FIQ可以縮短中斷的響應(yīng)時間． ⑵ FIQ的中斷向量為 0x1C,位于中斷向量表的最后． ⑶ FIQ的中斷處理服務(wù)程序可以直接放在 0x1C開始 的存儲單元，省去中斷中的分支指令，省時間． ⑷用 cache的鎖操作，將中斷向量和處理程序一起鎖在 cache 中，提高響應(yīng)速度． 第 2章 ARM體系結(jié)構(gòu) Problem48 FIQ中斷方式的特點有哪些？ ⑸ 第 2章 ARM體系結(jié)構(gòu) Problem49 ARM的協(xié)處理器接口特點？ ⑴增加硬件協(xié)處理器，可支持指令集的擴充． ⑵最多有１６個邏輯協(xié)處理器． ⑶每個協(xié)處理器有多達(dá)１６個寄存器． ⑷協(xié)處理器使用 Load/Store體系結(jié)構(gòu)． 第 2章 ARM體系結(jié)構(gòu) Problem49 ARM7TDMI的協(xié)處理器接口特點？ 第 2章 ARM體系結(jié)構(gòu) Problem49 ARM的 AMBA(Advanced Microcontroller Bus)接口 有何特點？ ⑴是片上總線 OCB(OnChip Bus)的標(biāo)準(zhǔn)． ⑵有高性能總線 AHB(Advanced Highperformance Bus),先進(jìn)系統(tǒng)總線 ASB(Advanced System Bus), 先進(jìn)外設(shè)總線 APB(Advanced Peripheral Bus). 第 2章 ARM體系結(jié)構(gòu) Problem50 ARM的 AMBA(Advanced Microcontro － ller Bus)接口如何連接？ A R M 核 C P U片 上R A MD M A控 制 器橋 路測 試 接 口控 制外 接 總 線接 口U A R TT i m e r并 行 接 口基 于 A M B A 的 系 統(tǒng)A H B 或 A S BA P B第 2章 ARM體系結(jié)構(gòu) Problem51 ARM的 ASB(Advanced System Bus),有 啥特點？ ⑴用來連接高性能系統(tǒng)模塊 . ⑵ 支持突發(fā) (Burst)方式數(shù)據(jù)傳送 . ⑶ 可支持多主機 . 第 2章 ARM體系結(jié)構(gòu) Problem52 ARM的 AHB(Advanced Highperfor mance Bus),有啥特點？ ⑴支持突發(fā) (Bu