【文章內容簡介】 5P 1 .56P 1 .67P 1 .78P 3 .0 /R X D10P 3 .1 /T X D11P 3 .2 /I NT 012P 3 .3 /I NT 113P 3 .4 /T 014P 3 .7 /R D17P 3 .6 /W R16P 3 .5 /T 115P 2 .7 /A 1 528P 2 .0 /A 821P 2 .1 /A 922P 2 .2 /A 1 023P 2 .3 /A 1 124P 2 .4 /A 1 225P 2 .5 /A 1 326P 2 .6 /A 1 427U1A T 8 9 C5 1 圖 AT89C51 引腳圖 功能特性： AT89C51 提 供以下的功能標準： 4K 字節(jié)閃爍存儲器， 128 字節(jié)隨機存取數據存儲器， 32 個 I/O 口， 2 個 16 位定時 /計數器， 1 個 5 向量兩級中斷結構， 1 個串行通信口，片內震蕩器和時鐘電路。另外， AT89C51 還可以進行 0HZ 的靜態(tài)邏輯操作，并支持兩種軟件的節(jié)電模式。閑散方式停止中央處理器的工作，能夠允許隨機存取數據存儲器、定時 /計數器、串行通信口及中斷系統(tǒng)繼續(xù)工作。掉電方式保存隨機存取數據存儲器中的內容，但震蕩器停止工作并禁止其它所有部件的工作直到下一個復位。 內部結構組成： 單片機 AT89C51 可以劃分為 CPU、 存儲器、并 行口、串行口、定時 /計數器和中斷邏輯幾個部分。 CPU 由運算器和控制邏輯構成。其中包括若干特殊功能寄存器（ SFR） AT89C51 時鐘有兩種方式產生，即內部方式和外部方式。 AT89C51 在物理上有四個存儲空間：片內 /片外程序存儲大路、片內 /片外數邵陽學院課設設計（論文） 4 據存儲器。片內有 256B 數據存儲器 RAM 和 4KB 的程序存儲器 ROM。 除此之外，還可以在片外擴展 RAM 和 ROM， 并且和 有 64KB 的尋址范圍。 AT89C51 內部有一個可編程的、全雙工的串行接口。它串行收發(fā)存儲在特殊功能寄存器 SFR 的串行數據緩沖器 SBUF 中的數據。 AT89C51 共有 4 個（ P0、 P P P3 口） 8 位并行 I/O 端口，共 32 個引腳。 P0 口雙向 I/O 口，用于分時傳送低 8 位地址和 8 位數據信號； P P P3 口均為準雙向 I/O 口；其中 P2 口還用于傳送高 8 位地址信號； P3 口每一引腳還具有特殊功能，用于特殊信號的輸入輸出和控制信號。 AT89C51 內部有兩個 16 位可編程定時器 /計數器 T0、 T1。 、 工作方式和定時器或計數器的選擇由指令來確定。 中斷系統(tǒng)允許接受 5 個獨立的中斷源，即兩個外部中斷，兩個定時器 /計數器中斷以及一個串行口中斷。 引 腳說明： VCC：供電電壓。 GND：接地。 P0 口： P0 口為一個 8 位漏級開路雙向 I/O 口，每腳可吸收 8TTL 門電流。當P0 口的管腳第一次寫 1 時，被定義為高阻輸入 。 P0 能夠用于外部程序數據存儲器，它可以被定義為數據 /地址的第八位。在 FIASH 編程時， P0 口作為原碼輸入口，當FIASH 進行校驗時， P0 輸出原碼，此時 P0 外部必須被拉高。 P1 口： P1 口是一個內部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出 4TTL 門電流。 P1 口管腳寫入 1 后，被內部上拉為高，可用作輸入， P1 口被外 部下拉為低電平時，將輸出電流，這是由于內部上拉的緣故。在 FLASH 編程和校驗時， P1 口作為第八位地址接收。 邵陽學院課設設計（論文） 5 P2 口： P2 口為一個內部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4 個 TTL 門電流，當 P2 口被寫 “1”時，其管腳被內部上拉電阻拉高，且作為輸入。并因此作為輸入時， P2 口的管腳被外部拉低，將輸出電流。這是由于內部上拉的緣故。 P2 口當用于外部程序存儲器或 16 位地址外部數據存儲器進行存取時， P2 口輸出地址的高八位。在給出地址 “1”時，它利用內部上拉優(yōu)勢，當對外部八位地址數據存儲器進行讀寫時， P2 口輸出其特殊功能寄存器的內容。 P2 口在 FLASH 編程和校驗時接收高八位地址信號和控制信號。 P3 口： P3 口管腳是 8 個帶內部上拉電阻的雙向 I/O 口，可接收輸出 4 個 TTL門電流。當 P3 口寫入 “1”后，它們被內部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故。 P3 口同時為閃爍編程和編程校驗接收一些控制信號。 P3 口也可作為 AT89C51 的一些特殊功能口，如下表 所示。 端口引腳 復用功能 RXD（串行輸入口） TXD（串行輸出 口） /INT0（外部中斷 0） /INT1（外部中斷 1） T0（定時器 0 外部輸入） T1（定時器 1 外部輸入） /WR（外部數據存儲器寫選通） /RD（外部數據存儲器讀選通） 表 P3 端口引腳與復用功能表 RST：復位輸入。當振蕩器復位器件時，要保持 RST 腳兩個機器周期的高電平時間。 邵陽學院課設設計（論文） 6 ALE/PROG：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時， ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當用作外部數據存儲器時，將跳過一個 ALE 脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。此時， ALE 只有在執(zhí)行 MOVX， MOVC 指令是 ALE 才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無效。 /PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周期兩次 /PSEN 有效。在訪問外部數據存儲器時，這兩次有效的 /PSEN 信號將 不出現。 /EA/VPP：當 /EA 保持低電平時，則在此期間外部程序存儲器（ 0000HFFFFH），不管是否有內部程序存儲器。注意加密方式 1 時， /EA 將內部鎖定為 RESET；當 /EA 端保持高電平時，此間內部程序存儲器。在 FLASH 編程期間，此引腳也用于施加 12V 編程電源（ VPP）。 XTAL1：反向振蕩放大器的輸入及內部時鐘工作電路的輸入。 XTAL2：來自反向振蕩器的輸出。 時鐘電路 設計 AT89C51 芯片內部有一個高增益反向放大器用于構成振蕩器， XTAL1 和XTAL2 分別為 反向放大器的輸入和輸出。在 XATL1 和 XATL2 兩端跨接由石英晶體及兩個電容構成的自激振蕩器，電容 C1 和 C2 取 20pF，電容一端接與晶振相連，另一端接地，選擇的晶振是頻率為 12MHZ。選用不同的電容對震蕩頻率有微調作用，但石英晶體本身的標定頻率才是單片機振蕩頻率的決定因數。 設計時鐘電路 模塊 的目的 就是 要 產生像時鐘一樣準確的震蕩電路 使單片機按照固定的節(jié)拍工作。 時鐘邵陽學院課設設計（論文） 7 電路如圖 所示。 X T A L 218X T A L 1