【總結(jié)】1華中科技大學(xué)基于xilinxFPGA的VHDL交通燈控制器的設(shè)計(jì)基于Spartan3E開(kāi)發(fā)板專(zhuān)業(yè):電子信息工程2一.任務(wù)設(shè)計(jì)要求①設(shè)計(jì)一個(gè)十字路口交通信號(hào)燈的定時(shí)控制電路。要求紅、綠
2025-05-07 19:18
【總結(jié)】1電子科技大學(xué)電子綜合實(shí)驗(yàn)論文2論文主題:基于VHDL的秒表設(shè)計(jì)所在學(xué)院:電子工程學(xué)院所屬專(zhuān)業(yè):電磁場(chǎng)與無(wú)線技術(shù)學(xué)生姓名:王立學(xué)生學(xué)號(hào):2021020210027提交日期:
2025-05-07 19:12
【總結(jié)】畢業(yè)設(shè)計(jì)(論文)基于VHDL的數(shù)碼鎖設(shè)計(jì)學(xué)院:電氣與電子工程學(xué)院專(zhuān)業(yè):電子信息工程姓名:學(xué)號(hào):指導(dǎo)教師:2021年6月中
2025-05-07 18:53
【總結(jié)】畢業(yè)設(shè)計(jì)(論文)論文題目:基于VHDL的數(shù)字鬧鐘設(shè)計(jì)所屬系部:指導(dǎo)老師:職稱(chēng):學(xué)生姓名:班級(jí)、學(xué)號(hào):專(zhuān)業(yè):2畢業(yè)設(shè)計(jì)(論
2025-05-07 19:02
【總結(jié)】1基于VHDL的DDS實(shí)現(xiàn)與仿真(宜賓學(xué)院物理與電子工程學(xué)院2021級(jí)2班段艷婷110302034)摘要:本文論述了直接數(shù)字頻率合成技術(shù)(DDS)的信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)。本設(shè)計(jì)以DDS芯片CycloneⅡ:EP2C5T144C8為頻率合成器,以AVR單片機(jī)ATmega16為進(jìn)程控制和任務(wù)調(diào)度核心,用AD603
2025-05-07 18:59
【總結(jié)】1基于VHDL的單片機(jī)設(shè)計(jì)學(xué)生:丁潔指導(dǎo)老師:陳沅濤摘要:本文首先對(duì)MCS8051單片機(jī)的原理進(jìn)行介紹和分析;接著介紹使用EDA技術(shù),用VHDL語(yǔ)言完成了8051單片機(jī)的設(shè)計(jì)工作;MCS8051單片機(jī)的CPU和數(shù)模轉(zhuǎn)換器的設(shè)計(jì)運(yùn)用了算術(shù)邏輯單元ALU算術(shù)運(yùn)算的算法實(shí)現(xiàn)和控制單元的狀態(tài)機(jī);以及數(shù)模轉(zhuǎn)換器的∑-△
2025-05-05 20:02
【總結(jié)】課程論文(設(shè)計(jì))題目基于quartus的頻率計(jì)的設(shè)計(jì)院系電子與信息工程學(xué)院專(zhuān)業(yè)電子與通信工程學(xué)生姓名學(xué)號(hào)指導(dǎo)教師二O一四年元月三日
2025-05-07 19:14
【總結(jié)】課程設(shè)計(jì)任務(wù)書(shū)課程名稱(chēng)計(jì)算機(jī)組成原理課程設(shè)計(jì)時(shí)間2020~2020學(xué)年第一學(xué)期19~20周學(xué)生姓名楊學(xué)鎮(zhèn)指導(dǎo)老師肖曉麗題目數(shù)字鐘的設(shè)計(jì)與制作主要內(nèi)容:本課程設(shè)計(jì)主要是利用硬件描述語(yǔ)言VHDL的設(shè)計(jì)思想,采用自頂向下的方法、劃分模塊來(lái)設(shè)計(jì)數(shù)字鐘的幾個(gè)模塊。通過(guò)課程設(shè)計(jì)深入理解計(jì)算機(jī)的基本原理和方法,加深
2024-11-17 21:38
【總結(jié)】1數(shù)字時(shí)鐘設(shè)計(jì)姓名唐浩月學(xué)號(hào)2903101013日期2021/7/3地點(diǎn)科A3042【摘要】本實(shí)驗(yàn)旨在用數(shù)字型號(hào)設(shè)計(jì)出時(shí)鐘,并使用Modelsim進(jìn)行仿真?!菊摹咳蝿?wù)指標(biāo)對(duì)于時(shí)鐘信號(hào),最
2025-05-07 18:55
【總結(jié)】一、設(shè)計(jì)要求............................................................................................................1二、設(shè)計(jì)原理及框圖....................................................................
2024-11-17 21:37
【總結(jié)】河南科技大學(xué)課程設(shè)計(jì)說(shuō)明書(shū)課程名稱(chēng)EDA技術(shù)與應(yīng)用題目電子日歷學(xué)院車(chē)輛與動(dòng)力工程學(xué)院班級(jí)農(nóng)業(yè)電氣化與自動(dòng)化101班學(xué)生姓名張?zhí)毂?/span>
2025-05-07 20:25
【總結(jié)】1基于vhdl的數(shù)字鐘設(shè)計(jì)一、設(shè)計(jì)要求1、具有以二十四小時(shí)計(jì)時(shí)、顯示、整點(diǎn)報(bào)時(shí)、時(shí)間設(shè)置和鬧鐘的功能。2、設(shè)計(jì)精度要求為1S。二.系統(tǒng)功能描述1.系統(tǒng)輸入:系統(tǒng)狀態(tài)及校時(shí)、定時(shí)轉(zhuǎn)換的控制信號(hào)為k、trans、set;
2025-05-07 19:10
【總結(jié)】1基于FPGA的數(shù)字密碼器設(shè)計(jì)(黑體小三,倍行距,段后1行,新起一頁(yè),居中)數(shù)字密碼器總體設(shè)計(jì)(黑體四號(hào),倍行距,段前行)設(shè)計(jì)要求(黑體小四,倍行距,段前行)1)密碼預(yù)先在內(nèi)部設(shè)置,可以設(shè)置任意位密碼,這里采用6位十進(jìn)制數(shù)字作為密碼;2)密碼輸入正確后,密碼器將啟動(dòng)開(kāi)啟裝置。這里密碼器只接受
【總結(jié)】二、試驗(yàn)項(xiàng)目名稱(chēng):基于vhdl語(yǔ)言的數(shù)碼管時(shí)鐘設(shè)計(jì)三、實(shí)驗(yàn)?zāi)康模豪肍PGA開(kāi)發(fā)板上的數(shù)碼管,晶振等資源設(shè)計(jì)出能夠顯示時(shí)、分、秒的時(shí)鐘。四、實(shí)驗(yàn)內(nèi)容及原理:(一)、綜述本實(shí)驗(yàn)?zāi)繕?biāo)是利用FPGA邏輯資源,編程設(shè)計(jì)實(shí)現(xiàn)一個(gè)數(shù)字電子時(shí)鐘。實(shí)驗(yàn)環(huán)境為fpga
2025-05-07 19:07
【總結(jié)】長(zhǎng)沙理工大學(xué)《計(jì)算機(jī)組成原理》課程設(shè)計(jì)報(bào)告基于VHDL的自動(dòng)售貨機(jī)設(shè)計(jì)與實(shí)現(xiàn)梁正凱學(xué)院計(jì)算機(jī)與通信工程專(zhuān)業(yè)網(wǎng)絡(luò)工程班級(jí)網(wǎng)絡(luò)工程08-02學(xué)號(hào)202150250114學(xué)生姓名梁正凱
2025-05-07 19:26