【文章內(nèi)容簡介】 存貯器技術(shù)，降低了制造成本，其軟件、硬件與 MCS51完全兼容，且采用高密度非易失存儲器制造技術(shù)制造，將多功能 8位 CPU和閃爍存儲器組合在單個芯片中，可以很快被中國廣大用戶接受。其程序的可擦寫特性，使得開發(fā)與試驗比較容易，為很多嵌入式控制系統(tǒng)提供 了一種靈活性高且價廉的方案。 7 AT89C52RC 有很寬的工作電源電壓，可為 ～ 6V,當工作在 3V 時，電流相當于 6V工作時的 1/4。 AT89C52RC工作于 12Hz時，動態(tài)電流為 ，空閑態(tài)為 1mA,掉電狀態(tài)僅為 20nA。這樣小的功耗很適合于電池供電的小型控制系統(tǒng)。 AT89C52RC具有以下幾個特點： a. AT89C52RC與 MCS51系列的單片機在 功能指令和管腳上基本一致 ； b. 片內(nèi)有 4k字節(jié)在線 可多次重復擦寫程序的存儲器 ； c. 非動態(tài) 工作 ,工作范圍 :0Hz～ 24MHz； d. 三級程序存儲器加密； e. 128 8 位內(nèi)部 RAM； f. 32 位雙向輸入輸出線； g. 兩個十六位定時器 /計數(shù)器 ； h. 五個中斷源 ,兩級中斷優(yōu)先級； i. 一個全雙工的異步串行口； j. 間歇和掉電兩種工作方式 ； k. 超強抗干擾 :高抗靜電 (ESD 保護 )輕松過 2KV/4KV快速脈沖干擾； l. 寬電壓 ,不怕電源抖動； m. 寬溫度范圍 ,40℃ ~85℃； n. 禁止 ALE輸出 ； o. 超低功耗 ； p. 掉電模式 :典型功耗 A ； q. 空閑模式 :典型功耗 2mA； r. 正常工作模式 :典型功耗 4mA7mA； s. 掉電模式可由外部中斷喚醒 ,適用于電池供電系統(tǒng) ,如水表、氣表、 便攜設(shè)備等 ； AT89C52RC 引腳功能 : ① VCC芯片電源，接 +5V； ② VSS接地端； : XTAL XTAL2晶體振蕩電路反相輸入端和輸出端 ； : 控制線共有 4根： ALE/PROG:地址鎖存允許 /片內(nèi) EPROM編程脈沖 ； ① ALE功能：用來鎖存 P0口送出的低 8位地址 ； ② PROG 功能： 片內(nèi)有 EPROM的芯片，在 EPROM編程期間，此引腳輸入編程脈沖 ； PSEN:外 ROM讀選通信號。 RST/VPD:復位 /備用電源。 The genral stf(1mpoyidvc,uh)0jb。5wT8 ① RST（ Reset）功能：復位信號輸入端。 ② VPD 功 能：在 Vcc掉電情況下，接備用電源。 EA/Vpp:內(nèi)外 ROM選擇 /片內(nèi) EPROM編程電源。 ① EA 功能：內(nèi)外 ROM選擇端。 ② Vpp 功能：片內(nèi)有 EPROM的芯片，在 EPROM編程期間，施加編程電源 Vpp。 ： P0、 P P P3 共四個八位。 P0 口是三態(tài)雙向口，通稱數(shù)據(jù)總線口，因為只有該口能直接用于對外部存儲器的讀 /寫操作。 P0口也用以輸出外部存儲器的低 8位地圖 1址。由于是分時輸出 ,故應在外部加鎖存器將此地址數(shù)據(jù)鎖存，地址鎖存 ,信號用 ALE。 P1 口是專門供用戶使用的 I/O口 ,是準雙向口。 P2 口是從系統(tǒng)擴展時作高 8位地址線用。不擴展外部存儲器時 ,P2口也可以作為用戶 I/O 口線使用 ,P2口也是準雙向口。 P3 口是雙功能口 ,該口的每一位均可獨立地定義為第一 I/O功能或第二 I/O功能。作為第一功能使用時操作同 P1口。 P3口的第二功能如 表 31： 表 31 P3口管腳功能表 端口引腳 第二功能 RXD (串行輸入口 ) TXD (串行輸出口 ) INT0 (外部中斷 0) INT1 (外部中斷 1) T0 (定時 /計數(shù)器 0 外部輸入 ) T1 (定時 /計數(shù)器 1 外部輸入 ) WR (外部數(shù)據(jù)存儲器寫選通 ) RD (外部數(shù)據(jù)存儲器讀選通 ) 其中時鐘電路包括振蕩時鐘電路和 片外 時鐘電路： (1)振蕩時鐘電路 片內(nèi)電路與片外器件就構(gòu)成一個時鐘產(chǎn)生電路， CPU的所有操作均在時鐘脈 沖同步下進行。片內(nèi)振蕩器的振蕩頻率非常接近晶振頻率，一般多在 12MHz～ 24MHz 之間選取。 C C6是反饋電容，其值在 20pF～ 100pF之間選取，典型值為 30pF。本電路 選用的電容為 30pF，晶振頻率為 12MHz。 振蕩周期 =1/12us；機器周期 S=1us；指令周期 =1～ 4us； 9 AT89C52 中有一個用于構(gòu)成內(nèi)部振蕩器的高增益反相放大器，引腳 XTAL1 和XTAL2 分別是該放大器的輸入端和輸出端。 這個放大器與作為反饋元件的片外石英晶體或陶瓷諧振器一起構(gòu)成自激振蕩器，振蕩電路參見圖 32。外接石英晶體（或陶瓷諧振器 ） 及電容 C C6 接在放大器的反饋回路中構(gòu)成并聯(lián)振蕩電路。對外接電容 C C6 雖然沒有十分嚴格的要求，但電容容量的大小會輕微影響振蕩頻率的高低、振蕩器工 作的穩(wěn)定性、起振的難易程 度以 及溫度穩(wěn)定性 等。 如果使用石英晶體，我們推薦電容使用 30pF177。10pF ，而如使 陶瓷諧振器建議選擇 40pF177。10 pF。用戶也可以采用外部時鐘。外部時鐘脈沖接到XTAL1 端，即內(nèi)部時鐘發(fā)生器的輸入端， XTAL2 則懸空。由于外部時鐘信號是通過一個 2 分頻觸發(fā)器后作為內(nèi)部時鐘信號的，所以對外部時鐘信號的占空比沒有特殊要求 ，但最小高電平持續(xù)時間和最大的低電平持續(xù)時間應符合產(chǎn)品技術(shù)條件 要求。 X2X130p fC5C6 30p fY1 圖 32 振蕩時鐘電路圖 (2)外界時鐘電路 DSl302 是美國 Dallas 公司生產(chǎn)的一種串 行實時時鐘 /日歷芯片，以串行方式與單片機進行數(shù)據(jù)傳送，它能夠向單片機提供：秒、分、時、日、月、年、及星期等實時時間信息，并能夠?qū)﹂c年天數(shù)自動調(diào)整，日歷有效至 2100 年。 DSl302 由雙電源中較大者供電，使系統(tǒng)在沒有主電源的情況下也能保持時鐘的連續(xù)運行。片內(nèi)具有 31個字節(jié)靜態(tài) RAM，可用來保存重要數(shù)據(jù)。 DSl302具有引腳少、體積小、價格低等優(yōu)點，得到了廣泛應用。但由于其時序要求比較嚴格，應用程序不易編寫，給開發(fā)者帶來不便。為此，本文對其進行詳細分析和闡述并在分析 其時序的基礎(chǔ)上給出了 DSl302與單 片機連接的接口電路和通訊子程序。 下圖為 DS1302的時鐘引腳圖 。 RS T5S CL K7I/O6X12X23V CC 18V CC 21U30DS13 02 圖 33 DS1302引腳 圖 The genral stf(1mpoyidvc,uh)0jb。5wT10 表 32 DS1302引腳描述 引腳號 符 號 描 述 引腳號 符 號 描 述 1 Vcc2 備用電源引腳 5 RST 復位引腳 2 X1 晶振引腳 6 I/O 輸入 /輸出引腳 3 X2 晶振引腳 7 SCLK 串行時鐘輸入引腳 4 GND 隱藏引腳 8 Vcc1 主電源引腳 DS1302串行實時時鐘芯片主要由移位寄存器、控制邏輯、振蕩器、實時時鐘及 31個字節(jié) RAM組成。數(shù)據(jù)傳送前，必須把置 為高電平且把提供地址和命令信息的 8位字節(jié)裝入到移位寄存器。在進行單字節(jié)傳送或多字節(jié)傳送時，開始的 8位命令字節(jié)用于指定 40個字節(jié) (31個字節(jié) RAM和 9個字節(jié)時鐘寄存器 )中哪個將被訪問。 DS1302的數(shù)據(jù)傳輸： 對 DS1302 進行任何數(shù)據(jù)傳送時 ,第一個數(shù)據(jù)字節(jié)必須是命令字節(jié) ,其最高有效位 MSB (位 7)必須為邏輯 1。如果它是零 ,禁止寫 DS1302。位 6為邏輯 0 時指定傳送時鐘/日歷數(shù)據(jù) ； 邏輯 1指定傳送 RAM 數(shù)據(jù)。位 1至 5指定進行輸入或輸出的特定寄存器的地址。最低有效位 LSB(位 0)為邏輯 0時指定時進行寫操作 (輸入 )；邏輯 1指定進行讀操作(輸出 )。命令字節(jié)總是從最低有效 LSB(位 0)開始輸入 ,表 33為地址 。 表 33 地址 /命令字節(jié) M S BR A MC KD 5D 4 D 3 D 2 D 1L S B 時鐘芯片 DS1302是采用 IIC總線來傳輸數(shù)據(jù)的。 IIC總線是一種由 PHILIPS公司開發(fā)的兩線式串行總線，用于連接微控制器及其外圍 設(shè)備。 IIC總線產(chǎn)生于在 85 年代，最初為音頻和視頻設(shè)備開發(fā)，如今主要在服務器管理中使用，其中包括單個組件狀態(tài)的通信。IIC總線最主要的優(yōu)點是其簡單性和有效性。由于接口直 接在組件之上，因此總線占用的空間非常小，減少了電路板的空間和芯片管腳的數(shù)量，降低了互聯(lián)成 本。總線的長度可高達 25 英尺，并且能夠以 10Kbps 的最大傳輸速率支持 40 個 組件。 IIC 總線的另一個優(yōu)點是，它支持多主控 (multimastering)， 其中任何能 夠進行發(fā)送和接收的設(shè)備都可以成為主總線。一個主控能夠控制信號的傳輸和時 鐘頻率。當然，在任何時間點上只能有一個主控。 單片機在開機時都需要復位，以便中央處理 CPU以及其他功能部件都處于一個確定的初始狀態(tài)，并從這個狀態(tài)開 始工作。單片機的復位后是靠外部電路實現(xiàn)的，在時鐘電路工作后，只要在單片機的 RST引腳上出現(xiàn) 24個時鐘振蕩脈沖（ 2 個機器周期）以上的高電平， 11 單片機便可實現(xiàn)初始 化狀態(tài)復位。 MCS51 單片機的 RST 引腳是復位信號的輸入端。 單片機系統(tǒng)的復位方式有：手動按鈕復位和上電復位， 1 手動按鈕復位 手動按鈕復位需要人為在復位輸入端 RST上加入高電平（圖 34）。一般采用的辦法是在 RST端和正 電源 VCC 之間接一個按鈕。當人為按下按鈕時，則 VCC的 +5V電平就會直接加到 RST 端。手動按鈕復位的電路如所示。由于人的動作 再快也會使按鈕保持接通達數(shù)十毫秒，所以，完全能夠滿足復位的時間要求 。 R S TV C C10 u fC7R210 0R38K 34 圖復位電路 2 上電復位 AT89C52的上電復位電路，只要在 RST復位輸入引腳上接一電容至 Vcc端，下接一個 電阻 到地即可。對于 CMOS型單片機，由于在 RST端內(nèi)部有一個下拉電阻，故可將外部電阻去掉，而將外接電容減至 10uF。上電復位的工作過程是在加電時，復位電路通過電容加給 RST端一個短暫的高電平信號，此高電平信號隨著 Vcc對電容的充電過程而逐漸回落，即 RST端的高電平持續(xù)時間取決于電容的充電時間。為了保證系統(tǒng)能夠可靠地復位 ， RST端的高電平信號必須維持足夠長的時間。上電時， Vcc的上升時間約為 10ms，而振蕩器的起振時間取決于振蕩頻率，如 晶振 頻率為 10MHz，起振時間為 1ms；晶振頻率為 1MHz，起振時間則為 10ms。在圖 34的復位電路中，當Vcc掉電時，必然會使 RST端電壓迅速下降到 0V以下，但是 由于內(nèi)部電路的限制作用，這個負電壓將不會對器件產(chǎn)生損害。另外，在復位期間，端口引腳處于隨機狀態(tài)，復位后，系統(tǒng)將端口置為全 “l(fā)” 態(tài)。如果系統(tǒng)在上電時得不到有效的復位，則程序 計數(shù)器 PC將得不到一個合適的初值，因此 CPU可能會從一個未 被定義的位置開始執(zhí)行程序。 AT24C02 AT24C02 是一個 2K 位串行 CMOS E2PROM，內(nèi)部含有 256個 8位字節(jié) 。 CATALYST公司的先進 CMOS 技術(shù)實質(zhì)上減少了器件的功耗。 AT24C02 有一個 16字節(jié)頁寫緩沖器。該器件通過 IIC 總線接口進行操作，有一個專門的寫保護功能。 The genral stf(1mpoyidvc,uh)0jb。5wT12 S C L 6S D A 5WP 7A12A01A23A T 24C 02U2 圖 35 AT24C02 引腳圖 功能描述： AT24C02支持 IIC，總線數(shù)據(jù)傳送協(xié)議 IIC，總線協(xié)議規(guī)定任何將數(shù)據(jù)傳送到總線的器件作為發(fā)送器。任何從總線接收數(shù)據(jù)的器件為接收器。數(shù)據(jù)傳送 是由產(chǎn)生串行時鐘和所有起始停止信號的主器件控制的。主器件和從器件都可以作為發(fā)送器或接收器，但由主器件控制傳送數(shù)據(jù)（發(fā)送或接收）的模式，通過器件地址輸入端 A0、 A1和 A2可以實現(xiàn)將最多 8個 AT24C02器件連接到總線上 。 表 34 管腳描述 管腳名稱 功能 A0、 A A2 器件地址選擇 SDA 串行數(shù)據(jù) /地址 SCL 串行時鐘 WP 寫保護 VDD +— 6 V 工作電壓 Vss 隱藏 SCL 串行時鐘： AT24C02 串行時鐘輸入管腳用于產(chǎn)生器件所有數(shù)據(jù)發(fā)送或接收的時鐘 ，這是一個輸入管腳。 SDA 串行數(shù)據(jù) /地址： AT24C02 雙向串行數(shù)據(jù) /地址管腳用于器件所有數(shù)據(jù)的發(fā)送或接收， SDA是一個開漏輸出管腳，可與其它開漏輸出或集電極開路輸出進行線。 A0、 A A2 器件地址輸入端： 這些輸入腳用于多個器件級聯(lián)時設(shè)置器件地址，當這些腳懸空時默認值為 0