【文章內(nèi)容簡介】 . 5P 1 . 6P 1 . 7P 0 . 0P 0 . 1P 0 . 2V CCP 0 . 3P 0 . 4P 0 . 5P 0 . 6P 0 . 7RX D P 3 . 0TXD P 3 . 1T 0 P 3 . 4T 1 P 3 . 5X TAL 2X TAL 1V SSP 2 . 7P 2 . 6P 2 . 5P 2 . 4P 2 . 3P 2 . 2P 2 . 1P 2 . 0803180518751AT 89 C 51IN T 0 P 3 . 2IN T 1 P 3 . 3W R P 3 . 6RD P 3 . 7EA / V PPA LE / PR O GPS ENRES ET / V PD1234567891011121314151617181920 2122232425262728293031323334353637383940AT 89 C 52 ... 3 個 16 位可編程定時 /計數(shù)器中斷 時鐘頻率 024MHz 2 個串行中斷 可編程 UART 串行通 道 2 個外部中斷源 共 6 個中斷源 2 個讀寫中斷口線 3 級加密位 低功耗空閑和掉電模式 軟件設(shè)置睡眠和喚醒功能 AT89C52P 為 40 腳雙列直插封裝的 8 位通用微處理器，采用工業(yè)標(biāo)準(zhǔn)的 C51 內(nèi)核，在內(nèi)部功能及管腳排布上與通用的 8xc52 相同，其主要用于會聚調(diào)整時的功能控制。功能包括對會聚主 IC 內(nèi)部寄存器、數(shù)據(jù) RAM 及外部接口等功能部件的初始化，會聚調(diào)整控制，會聚測試圖控制，紅外遙控信號 IR 的接收解碼及與主板 CPU 通信等。主要管腳有： XTAL1（ 19 腳）和 XTAL2（ 18 腳）為振蕩器輸入輸出端口，外接 12MHz 晶振。 RST/Vpd（ 9 腳）為復(fù)位輸入端口，外接電阻電容組成的復(fù)位電路。 VCC（ 40 腳）和 VSS（ 20 腳）為供電端口，分別接 +5V 電源的正負(fù)端。 P0~P3 為可編程通用 I/O 腳，其功能用途由軟件定義，在本設(shè)計中， P0 端口（ 32~39 腳）被定義為 N1 功能控制端口，分別與 N1 的相應(yīng)功能管腳相連接， 13 腳定義為 IR 輸入端， 10 腳和 11 腳定義為 I2C 總線控制端口，分別連接 N1的 SDAS（ 18 腳）和 SCLS（ 19 腳）端口， 12 腳、 27 腳及 28 腳定義為 握手信號功能端口，連接主板 CPU 的相應(yīng)功能端，用于當(dāng)前制式的檢測及會聚調(diào)整狀態(tài)進(jìn)入的控制功能。 P0 口 P0 口是一組 8 位漏極開路型雙向 I/O 口， 也即地址 /數(shù)據(jù)總線復(fù)用口。作為輸出口用時，每位能吸收電流的方式驅(qū)動 8 個 TTL 邏輯門電路，對端口 P0 寫 “1” 時，可作為高阻抗輸入端用。 在訪問外部數(shù)據(jù)存儲器或程序存儲器時，這組口線分時轉(zhuǎn)換地址（低 8 位）和數(shù)據(jù)總線復(fù)用，在訪問期間激活內(nèi)部上拉電阻。 在 Flash 編程時， P0 口接收指令字節(jié)，而在程序校驗時，輸出指令字節(jié)，校驗時，要求外接上拉電阻。 P1 口 P1 是一個帶內(nèi)部上拉電阻的 8 位雙向 I/O 口， P1 的輸出緩沖級可驅(qū)動（吸收或輸出電流） 4 個 TTL 邏輯門電路。對端口寫 “1” ，通過內(nèi)部的上拉電阻把端口拉到高電平，此時可作輸入口。作輸入口使用時，因為內(nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流 (IIL)。與 AT89C51 不同之處是， AT89C52 的 和 還 ... 可分別作為定時 /計數(shù)器 2 的外部計數(shù)輸入（ ）和輸入（ ） ， Flash 編程和程序校驗期間， P1 接收低 8 位地址。 AT89C52的 和 的第二功能 表 如下 表 ： 引腳號 功能特性 T2，時鐘輸出 T2EX（定時 /計數(shù) 2） 表 : 表 P2 口 P2 是一個帶有內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 的輸出緩沖級可驅(qū)動（吸收或輸出電流） 4 個 TTL 邏輯門電路。對端口 P2 寫 “1” ，通過內(nèi)部的上拉電阻把端口拉到高電平，此時可作輸入口，作輸入口使用時，因為內(nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流 (IIL)。 在訪問外部程序存儲器或 16 位地址 的外部數(shù)據(jù)存儲器時， P2 口送出高 8 位地址數(shù)據(jù)。在訪問 8 位地址的外部數(shù)據(jù)存儲器時， P2 口輸出 P2 鎖存器的內(nèi)容。 Flash 編程或校驗時， P2 亦接收高位地址和一些控制信號。 P3 口 P3 口是一組帶有內(nèi)部上拉電阻的 8 位雙向 I/O 口。 P3 口輸出緩沖級可驅(qū)動（吸收或輸出電流） 4 個 TTL 邏輯門電路。對 P3 口寫入 “1” 時，它們被內(nèi)部上拉電阻拉高并可作為輸入端口。此時，被外部拉低的 P3 口將用上拉電阻輸出電流（ IIL）。 P3 口除了作為一般的 I/O 口線外，更重要的用途是它的第二功能 。 P3 口還接收一些用于 Flash 閃速存儲器編程和程序校驗的控制信號。 RST 復(fù)位輸入。當(dāng)振蕩器工作時， RST 引腳出現(xiàn)兩個機器周期以上高電平將使單片機復(fù)位。 ALE/PROG 當(dāng)訪問外部程序存儲器或數(shù)據(jù)存儲器時， ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低 8 位字節(jié)。一般情況下， ALE 仍以時鐘振蕩頻率的 1/6 輸出固定的脈沖信號，因此它可對外輸出時鐘或用于定時目的。 ... /PSEN 程序儲存允許（ /PSEN）輸出是外部程序存儲器的讀選通信號，當(dāng) AT89C52 由外部程序存儲器取指令（或數(shù)據(jù)）時，每個機器周期兩次 /PSEN 有效，即輸出兩個脈沖。在此期間，當(dāng)訪問外部數(shù)據(jù)存儲器，將跳過兩次 PSEN 信號。 /EA/VPP 外部訪問允許。欲使 CPU 僅訪問外部程序存儲器（地址為 0000H— FFFFH）， /EA 端必須保持低電平（接地）。 XTAL1 振蕩器反相放大器的及內(nèi)部時鐘發(fā)生器的輸入端。 XTAL2 振蕩器反相放大器的輸出端。 特殊功能寄存器 在 AT89C52 片內(nèi)存儲器中， 80HFFH 共 128 個單元為特殊功能寄存器（ SFE）， SFR 的地址空間映象。并非所有的地址都被定義，從 80H— FFH 共 128 個字節(jié) 只有一部分被定義，還有相當(dāng)一部分沒有定義。對沒有定義的單元讀寫將是無效的，讀出的數(shù)值將不確定，而寫入的數(shù)據(jù)也將丟失。不應(yīng)將數(shù)據(jù) “1” 寫入未定義的單元，由于這些單元在將來的產(chǎn)品中可能賦予新的功能，在這種情況下，復(fù)位后這些單元數(shù)值總是 “0” 。AT89C52 除了與 AT89C51 所有的定時 /計數(shù)器 0 和定時 /計數(shù)器 1 外，還增加了一個定時/計數(shù)器 2。定時 /計數(shù)器 2 的控制和狀態(tài)位位于 T2CON、 T2MOD，寄存器對（ RCAO2H、RCAP2L）是定時器 2 在 16 位捕獲方式或 16 位自動重裝載方式下的捕獲 /自動重裝 載寄存器。 數(shù)據(jù)存儲器 AT89C52 有 256 個字節(jié)的內(nèi)部 RAM， 80HFFH 高 128 個字節(jié)與特殊功能寄存器（ SFR）地址是重疊的，也就是高 128 字節(jié)的 RAM 和特殊功能寄存器的地址是相同的，但物理上它們是分開的。當(dāng)一條指令訪問 7FH 以上的內(nèi)部地址單元時，指令中使用的尋址方式是不同的，也即尋址方式?jīng)Q定是訪問高 128 字節(jié) RAM 還是訪問特殊功能寄存器。如果指令是直接尋址方式則為訪問特殊功能寄存器。 定時器 2 定時器 2 是一個 16 位定時 /計數(shù)器。它既可當(dāng)定時器使用，也可作為外部事件計數(shù)器使用，其 工作方式由特殊功能寄存器 T2CON 的 C/T2 位選擇。定時器 2 有三種工作 ... 方式：捕獲方式，自動重裝載（向上或向下計數(shù)）方式和波特率發(fā)生器方式，工作方式由 T2CON 的控制位來選擇。 UART AT89C52 的 UART 工作方式與 AT89C51 工作方式相同。 中斷 AT89C52 共有 6 個中斷向量：兩個外中斷（ INT0 和 INT1）， 3 個定時器中斷（定時器 0、 2）和串行口中斷。這些中斷源可通過分別設(shè)置專用寄存器 IE 的置位或清 0 來控制每一個中斷的允許或禁止。 IE 也有一個總禁止位 EA，它能控制 所有中斷的允許或禁止。 定時器 2 的中斷是由 T2CON 中的 TF2 和 EXF2 邏輯或產(chǎn)生的，當(dāng)轉(zhuǎn)向中斷服務(wù)程序時，這些標(biāo)志位不能被硬件清除，事實上，服務(wù)程序需確定是 TF2 或 EXF2 產(chǎn)生中斷，而由軟件清除中斷標(biāo)志位。 定時器 0 和定時器 1 的標(biāo)志位 TF0 和 TF1 在定時器溢出那個機器周期的 S5P2 狀態(tài)置位，而會在下一個機器周期才查詢到該中斷標(biāo)志。然而，定時器 2 的標(biāo)志位 TF2 在定時器溢出的那個機器周期的 S2P2 狀態(tài)置位，并在同一個機器周期內(nèi)查詢到該標(biāo)志。 時鐘振蕩器 AT89C52 中有一個用于 構(gòu)成內(nèi)部振蕩器的高增益反相放大器，引腳 XTAL1 和 XTAL2 分別是該放大器的輸入端和輸出端。 這個放大器與作為反饋元件的片外石英晶體或陶瓷諧振器一起構(gòu)成自激振蕩器，振蕩電路。外接石英晶體（或陶瓷諧振器）及電容 C C2 接在放大器的反饋回路中構(gòu)成并聯(lián)振蕩電路。對外接電容 C C2 雖然沒有十分嚴(yán)格的要求，但電容容量的大小會輕微影響振蕩頻率的高低、振蕩器工作的穩(wěn)定性、起振的難易程序及溫度穩(wěn)定性，如果使用石英晶體，我們推薦電容使用 30pF177。10pF ，而如使用陶瓷諧振器建議選擇 40pF177。10F 。用戶也可以采用 外部時鐘。采用外部時鐘的電路 ，在 這種情況下，外部時鐘脈沖接到XTAL1 端，即內(nèi)部時鐘發(fā)生器的輸入端， XTAL2 則懸空。由于外部時鐘信號是通過一個2 分頻觸發(fā)器后作為內(nèi)部時鐘信號的，所以對外部時鐘信號的占空比沒有特殊要求，但最小高電平持續(xù)時間和最大的低電平持續(xù)時間應(yīng)符合產(chǎn)品技術(shù)條件的要求。 空閑節(jié)電模式 在空閑工作模式狀態(tài)， CPU 自身處于睡眠狀態(tài)而所有片內(nèi)的外設(shè)仍保持激活狀態(tài)，這種方式由軟件產(chǎn)生。此時，同時將片內(nèi) RAM 和所有特殊功能寄存器的內(nèi)容凍結(jié)?？臻e ... 模式可由任何允許的中斷請求或硬件復(fù)位終止。由硬 件復(fù)位終止空閑狀態(tài)只需兩個機器周期有效復(fù)位信號，在此狀態(tài)下，片內(nèi)硬件禁止訪問內(nèi)部 RAM，但可以訪問端口引腳，當(dāng)用復(fù)位終止空閑方式時，為避免可能對端口產(chǎn)生意外寫入，激活空閑模式的那條指令后一條指令不應(yīng)是一條對端口或外部存儲器的寫入指令。 掉電模式 在掉電模式下，振蕩器停止工作，進(jìn)入掉電模式的指令是最后一條被執(zhí)行的指令，片內(nèi) RAM 和特殊功能寄存器的內(nèi)容在終止掉電模式前被凍結(jié)。退出掉電模式的唯一方法是硬件復(fù)位，復(fù)位后將重新定義全部特殊功能寄存器，但不改變 RAM中的內(nèi)容，在 Vcc恢復(fù)到正常工作電平前，復(fù)位應(yīng)無效，且 必須保持一定時間以使振蕩器重啟動并穩(wěn)定工作。 程序存儲器的加密 AT89C52 有 3 個程序加密位，可對芯片上的 3 個加密位 LB LB LB3 進(jìn)行編程（ P）或不編程（ U）來得到。當(dāng)加密位 LB1 被編程時，在復(fù)位期間， /EA 端的邏輯電平被采樣并鎖存，如果單片機上電后一直沒有復(fù)位，則鎖存起的初始值是一個隨機數(shù)，且這個隨機數(shù)會一直保存到真正復(fù)位為止。為使單片機能正常工作，被鎖存的 /EA 電平值必須與該引腳當(dāng)前的邏輯電平一致。此外，加密位只能通過整片擦除的方法清除。 Flash 存儲器的編程 AT89C52 單 片機內(nèi)部有 8k 字節(jié)的 Flash PEROM，這個 Flash 存儲陣列出廠時已處于擦除狀態(tài)（即所有存儲單元的內(nèi)容均為 FFH），用戶隨時可對其進(jìn)行編程。編程接口可接收高電壓（ +12V）或低電壓（ Vcc）的允許編程信號。低電壓編程模式適合于用戶在線編程系統(tǒng)，而高電壓編程模式可與通用 EPROM 編程器兼容。 AT89C52 單片機中，有些屬于低電壓編程方式，而有些則是高電壓編程方式，用戶可從芯片上的型號和讀取芯片內(nèi)的簽名字節(jié)獲得該信息。 AT89C52 的程序存儲器陣列是采用字節(jié)寫入方式編程的，每次寫入一個字節(jié)，要 對整個芯片內(nèi)的 PEROM 程序存儲器寫入一個非空字節(jié)，必須使用片擦除的方式將整個存儲器的內(nèi)容清除。 編程方法 編程前，須設(shè)置好地址、數(shù)據(jù)及控制信號， AT89C52 編程方法如下： 1． 在地址線上加上要編程單元的地址信號。 2． 在數(shù)據(jù)線上加上要寫入的數(shù)據(jù)字節(jié)。 ... 3． 激活相應(yīng)的控制信號。 4． 在高電壓編程方式時，將 /EA/Vpp 端加上 +12V 編程電壓。 5． 每對 Flash 存儲陣列寫入一個字節(jié)或每寫入一個程序加密位，加上 ALE/PROG 編程脈沖。每個字節(jié)寫入周期是自身定時的，通常約為 。重復(fù) 1— 5 步驟，改變編程單元的地址和寫入的數(shù)據(jù)，直到全部文件編程結(jié)束。 數(shù)據(jù)查詢 AT89C52 單片機用 Data Palling 表示一個寫周期結(jié)束為特征，在一個寫周期中，