altiumdesigner基于fpga嵌入式系統(tǒng)設計(編輯修改稿)
2025-06-06 23:33 本頁面
【文章內容簡介】 = XFF。 ? End Case。 ? End Process。 ? End RTL。 ? 12 基于 FPGA的硬件設計 ? 結果如圖 7所示 圖 7 VHDL輸入 13 基于 FPGA的硬件設計 ? ，選擇菜單 Design\Create Sheet Symbol From Sheet,然后在彈出的窗口中選擇 ,然后點擊 OK。見圖 8 圖 8 將 VHDL產(chǎn)生圖表符 14 基于 FPGA的硬件設計 ? 生成如圖 9所示的圖表符， 圖 9 將 VHDL產(chǎn)生圖表符 15 基于 FPGA的硬件設計 ? 10將圖表符連接好 圖 10 連接圖表符 16 基于 FPGA的硬件設計 ? ，選擇菜單 Tools\Annotate quiet…, 在彈出的對話框中選擇 ok，原理圖中的元件就自動排列完成了。 圖 11 自動標注元件 17 基于 FPGA的硬件設計 ? ，選擇Project\Configuration Manager…, 在彈出的窗口（圖 14）的左下角 Configurations選項點擊 ADD， 在新彈出的窗口中輸入新的配置名 Test， 點擊 ok， 然后在 Constraints Files選項點擊ADD， 彈出對話框如 圖 12所示，選擇該軟件安裝目錄下\Altium2021\Library\Fpga,選擇NB1_6_EP1C12Q240（取決于設計中用到的子板或 FPGA器件），點擊 打開， 結果見圖 13，選中 Test下的復選框。最后點擊Ok。 配置文件便添加到了設計中，見圖 15。 圖 12 添加約束文件 18 基于 FPGA的硬件設計 圖 13 添加配置 19 基于 FPGA的硬件設計 圖 14 配置窗口 20 基于 FPGA的硬件設計 圖 15 配置文件 21 基于 FPGA的硬件設計 ? ，原理圖文件及 VHDL文件，選擇 Project\Repile FPGA Project ,在原理圖編輯環(huán)境下點擊窗口底部的 System選項，選擇 Messages如圖 16所示，查看是否有錯誤發(fā)生，檢查修改完畢后，可以開始進行嵌入式軟件設計了
研究報告相關推薦
鄂ICP備17016276號-1