altiumdesigner基于fpga嵌入式系統(tǒng)設(shè)計(jì)-展示頁
2025-05-13 23:33本頁面
【正文】 PORT( D : IN std_logic_vector(7 downto 0)。將兩設(shè)置成 [9..0] 8 基于 FPGA的硬件設(shè)計(jì) ? VHDL文件，選擇菜單 File\New\VHDL Document,保存為 圖 6 新建 VHDL文件 9 基于 FPGA的硬件設(shè)計(jì) ? VHDL文檔界面下輸入 VHDL語言： ? LIBRARY ieee。Altium Designer的器件均可以在 FPGA 集成庫中找到，單擊窗口右側(cè)的 libraries 一欄，選定設(shè)計(jì)中需要的器件，并拖拽到原理圖中。 圖 2 工程欄 創(chuàng)建原理圖 4 基于 FPGA的硬件設(shè)計(jì) ? 接下來在原理圖中完成硬件的設(shè)計(jì)。在工程欄中選擇 File View 選項(xiàng)，在工程中將會(huì)列出所有屬于當(dāng)前工程的文件。1 嵌入式系統(tǒng)設(shè)計(jì)教程 Altium Designer一種全新的，在 FPGA上 實(shí)現(xiàn) 系統(tǒng)開發(fā) 的設(shè)計(jì) 平臺(tái) 2 基于 FPGA的硬件設(shè)計(jì) ? 以下我們將結(jié)合一個(gè)實(shí)例來簡(jiǎn)要介紹一下如何在 Altium Designer 上實(shí)現(xiàn)一個(gè)完整的嵌入式系統(tǒng)設(shè)計(jì)過程。 ? 首先：創(chuàng)建一個(gè)新的 FPGA 工程 ? File\New\FPGA Project， 在工程欄中將會(huì)顯示新建的FPGA 工程名，選擇菜單 File\Save Project ，在對(duì)話框中修改工程名稱Test，然后 Save。 圖 1 工程欄 創(chuàng)建 FPGA 工程 3 基于 FPGA的硬件設(shè)計(jì) ? File\New\Schematic，保存原理圖，命名為 。在這個(gè)實(shí)例中，將會(huì)用到基于 51的處理器內(nèi)核、 RAM 存儲(chǔ)器、上電時(shí)序控制、異或門、 Nexus 協(xié)議接口等 FPGA 工程器件。 圖 3 集成庫 5 基于 FPGA的硬件設(shè)計(jì) 器件名稱 所在的 FPGA 集成庫 TSK51A_D FPGA RAMS_8x1K FPGA CLOCK_BOARD FPGA NanoBoard TEST_BUTTON FPGA NanoBoard LED FPGA NanoBoard NEXUS_JTAG_CONNECT FPGA NanoBoard NEXUS
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號(hào)-1