altiumdesignerfpga設(shè)計(jì)指導(dǎo)altiumdesigner基于fpga嵌入式系統(tǒng)設(shè)計(jì)(編輯修改稿)
2025-06-06 23:33 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 = XFF。 ? End Case。 ? End Process。 ? End RTL。 ? 12 基于 FPGA的硬件設(shè)計(jì) ? 結(jié)果如圖 7所示 圖 7 VHDL輸入 13 基于 FPGA的硬件設(shè)計(jì) ? ，選擇菜單 Design\Create Sheet Symbol From Sheet,然后在彈出的窗口中選擇 ,然后點(diǎn)擊 OK。見(jiàn)圖 8 圖 8 將 VHDL產(chǎn)生圖表符 14 基于 FPGA的硬件設(shè)計(jì) ? 生成如圖 9所示的圖表符， 圖 9 將 VHDL產(chǎn)生圖表符 15 基于 FPGA的硬件設(shè)計(jì) ? 10將圖表符連接好 圖 10 連接圖表符 16 基于 FPGA的硬件設(shè)計(jì) ? ，選擇菜單 Tools\Annotate quiet…, 在彈出的對(duì)話框中選擇 ok，原理圖中的元件就自動(dòng)排列完成了。 圖 11 自動(dòng)標(biāo)注元件 17 基于 FPGA的硬件設(shè)計(jì) ? ，選擇Project\Configuration Manager…, 在彈出的窗口（圖 14）的左下角 Configurations選項(xiàng)點(diǎn)擊 ADD， 在新彈出的窗口中輸入新的配置名 Test， 點(diǎn)擊 ok， 然后在 Constraints Files選項(xiàng)點(diǎn)擊ADD， 彈出對(duì)話框如 圖 12所示，選擇該軟件安裝目錄下\Altium2021\Library\Fpga,選擇NB1_6_EP1C12Q240（取決于設(shè)計(jì)中用到的子板或 FPGA器件），點(diǎn)擊 打開(kāi)， 結(jié)果見(jiàn)圖 13，選中 Test下的復(fù)選框。最后點(diǎn)擊Ok。 配置文件便添加到了設(shè)計(jì)中，見(jiàn)圖 15。 圖 12 添加約束文件 18 基于 FPGA的硬件設(shè)計(jì) 圖 13 添加配置 19 基于 FPGA的硬件設(shè)計(jì) 圖 14 配置窗口 20 基于 FPGA的硬件設(shè)計(jì) 圖 15 配置文件 21 基于 FPGA的硬件設(shè)計(jì) ? ，原理圖文件及 VHDL文件，選擇 Project\Repile FPGA Project ,在原理圖編輯環(huán)境下點(diǎn)擊窗口底部的 System選項(xiàng)，選擇 Messages如圖 16所示，查看是否有錯(cuò)誤發(fā)生，檢查修改完畢后，可以開(kāi)始進(jìn)行嵌入式軟件設(shè)計(jì)了
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1