【文章內(nèi)容簡介】 、 、 三 種 。 常 用 的 幾 種 導(dǎo) 出 的 邏 輯 運(yùn) 算為 、 、 、 、 。 2. 邏輯函數(shù)的常用表示方法有 、 、 。 3. 邏輯代數(shù)中與普通代數(shù)相似的定律有 、 、 。摩根定律又稱為 。 4. 邏輯代數(shù)的三個(gè)重要規(guī)則是 、 、 。 5．邏輯函數(shù) F=A +B+C D 的反函數(shù) F = 。 6．邏輯函數(shù) F=A（ B+C） 1 的對偶函數(shù)是 。 7．添加項(xiàng)公式 AB+A C+BC=AB+A C 的對偶式為 。 8．邏輯函數(shù) F=A B C D +A+B+C+D= 。 9．邏輯函數(shù) F= ABBABABA ??? = 。 13 10．已知函數(shù)的對偶式為 BA + BCDC ? ，則它的原函數(shù)為 。 1．布爾 與 或 非 與非 或非 與或非 同或 異或 2．邏輯表達(dá)式 真值表 邏輯圖 3．交換律 分配律 結(jié)合律 反演定律 4．代入規(guī)則 對偶規(guī)則 反演規(guī)則 5． AB （ C+D ） 6． A+BC+0 7．（ A+B）（ A +C）（ B+C） =（ A+B）（ A +C） 8． 1 9． 0 10． )()( CBDCBA ????? 1. 描述脈沖波形的主要參數(shù)有 、 、 、 、 、 、 。 2. 數(shù)字信號(hào)的特點(diǎn)是在 上和 上都是斷續(xù)變化的，其高電平和低電平常用 和 來表示。 3. 分析數(shù)字電路的主要工具是 ，數(shù)字電路又稱作 。 4. 在數(shù)字電路中，常用的計(jì)數(shù)制除十進(jìn)制外，還有 、 、 。 5. 常用的 BCD 碼有 、 、 、 等。常用的可靠性代 碼有 、 等。 1. 幅度、周期、頻率、脈寬、上升時(shí)間、下降時(shí)間、占空比 2. 時(shí)間、幅值、 0 3. 邏輯代數(shù)、邏輯電路 4. 二進(jìn)制、八進(jìn)制、十六進(jìn)制 5. 8421BCD 碼、 2421BCD 碼、 5421BCD 碼、余三碼、格雷碼、奇偶校驗(yàn)碼 14 1. 將二進(jìn)制數(shù) ()2 轉(zhuǎn)換為十六進(jìn)制數(shù)是 。 2. 邏輯函數(shù)的表示方法有 。 3. 數(shù)字系統(tǒng)中常用的各種數(shù)字部件，就其結(jié)構(gòu)和工作原理可分為 和 兩大類電路。 4. 常用的數(shù)字邏輯函數(shù)的化簡方法有 和 。 5. 已 知函數(shù) L(A,B,C,D)=? )14,13,10,9,8,6,5,2,1,0(m ，將函數(shù) L 的最簡與或表達(dá)式用 2 輸入的與非門表示是 。 6. 具有置 0、置 保持和翻轉(zhuǎn)功能被稱為全功能觸發(fā)器的是 觸發(fā)器。 7. 圖 5 為兩個(gè)與非門交叉耦合構(gòu)成的基本 RS 觸發(fā)器，基本 RS 觸發(fā)器具有置 0、 置 保持和狀態(tài)不定四 種狀態(tài)。當(dāng) S = ， R = 時(shí)，該觸發(fā)器處于置 1 狀態(tài)。 8. 某同步時(shí)序邏輯電路的狀態(tài)表如表 2所示，若電路初始狀態(tài)為 B，輸入序列 X=011101，則電路圖產(chǎn)生的輸出響應(yīng)序列為 。 表 2 狀態(tài)表 圖 5 基本 RS 觸發(fā)器 9. 已知某時(shí)序邏輯電路的激勵(lì)信號(hào)為 和 ， 對應(yīng)的狀態(tài)方程Q1= 。 6 所示的同步時(shí)序邏輯電路的狀態(tài)圖中，需要 個(gè)觸發(fā)器來實(shí)現(xiàn)對應(yīng)的邏輯電路圖，有 個(gè)無效狀態(tài)。 同 步時(shí)序邏輯電路的狀態(tài)圖 現(xiàn)態(tài) 次態(tài) /輸出 X=0 X=1 A B/0 C/1 B C/1 B/0 C A/0 A/1 AQJ 01? AK?1 000 001 100 011 010 110 101 111 Q 2 Q 1 Q 0 15 1. ()16 、波形圖、真值表和邏輯圖 5. DCDCDB ?? 或 DCDCCB ?? （答案不唯一） 6. JK 7. 0 和 1 8. 111100 9. AAQAQAQ n1n1n0n1n0 ?? 或 10. 3 和 5 16 1．對于 JK 觸發(fā)器，若 KJ? ，則可完成 （ ） 觸發(fā)器的邏輯功能。 2．將 10 個(gè)“ 1”異或起來得到的結(jié)果是（ ）。 3．基本邏輯運(yùn)算有 : （ ） 、 或運(yùn)算 和 非運(yùn)算 。 4． 采用四位比較器對兩個(gè)四位數(shù)比較時(shí)，先比較 （ ） 位。 5．觸發(fā)器按動(dòng)作特點(diǎn)可分為基本型、（ ）、主從型和邊沿型； 6．兩二進(jìn)制數(shù)相加時(shí)，不考慮低位的進(jìn)位信號(hào)是 （ ） 加器 。 7． 不僅考慮兩個(gè) 本位 相加，而且還考慮來自 （ ） 相加的運(yùn)算電路，稱為全加器。 8． 時(shí)序邏輯電路的輸出不僅和 該時(shí)刻輸入變量的取值 有關(guān)，而且還與 （ ） 有關(guān) 。 9． 計(jì)數(shù)器按 CP脈沖的輸入方式可分為 （ ） 和 異步計(jì)數(shù)器 。 11． 一個(gè) JK 觸發(fā)器有 二 個(gè)穩(wěn)態(tài)，它可存儲(chǔ)（ ） 位二進(jìn)制數(shù)。 12． 把 JK 觸發(fā)器改成 T 觸發(fā)器的方法是 （ ） 。 13． N 個(gè)觸發(fā)器組成的計(jì)數(shù)器最多可以組成 （ ） 進(jìn)制的計(jì)數(shù)器。 14． 基本 RS 觸發(fā)器的約束條件是 （ ） 。 15. 時(shí)序邏輯電路的輸出不僅和該時(shí)刻輸入變量的取值有關(guān)，而且還與 （ ） 有關(guān) 。 17 1. T 2. 0 3. 與運(yùn)算 4. 最高 5. 同步型 6. 半 7. 低位的進(jìn)位 8 該時(shí)刻的狀態(tài) 9. 同步 10. 卡諾圖 11. 1 12. J=K 13. 2N 14. RS＝ 0 15. 147 18 1． 數(shù)字電路按照是否有記憶功能通常可分為兩類 ： 組 合邏 輯電 路 、 時(shí)序邏輯 電 路 。 2． 主從 jk 觸發(fā)器解決了同步 RS 觸發(fā)器的 空翻 現(xiàn) 象 。 3． 把 JK 觸發(fā)器改成 T 觸發(fā)器的方法是 （ J=K ） 。 4． 一位 8421BCD 碼計(jì)數(shù)器至少需要（ 4 ）個(gè)觸發(fā)器。 5． 用 n 片 74VC161 十六進(jìn)制的計(jì)數(shù)器構(gòu)成 321 進(jìn)制的計(jì)數(shù)電路。則 n= 3 。 6．（ ） 、 16=（ ） 2 7． D 觸發(fā)器的特征方程是 。 8． 邏輯函數(shù) F=（ A+BC） 1的對偶函數(shù)是 F=A(B+C)+0 。 9． 基本 RS 觸發(fā)器的約束條件是 _RS=1_。 19 1. 將二進(jìn)制數(shù) ()2 轉(zhuǎn)換為八進(jìn)制數(shù)是 。 2. 常用的數(shù)字邏輯函數(shù)的化簡方法有 和 。 3. 已知函數(shù) L(A,B,C,D)的卡諾圖如圖 1 所示，函數(shù) L 的最簡與或表達(dá)式是 。 4. 當(dāng)二進(jìn)制數(shù)為負(fù)數(shù)時(shí)，將原碼的數(shù)值位逐位求反，然后在最低位加 1，得到 。 5. 將邏輯表達(dá)式 DCACL ?? 變換成 DCACL ?? ，所用到的是邏輯代數(shù)基本定律中的 定律。 6. 具有存儲(chǔ)功能的兩種邏輯單元電路為 和 。 7. 某同步時(shí)序邏輯電路的狀態(tài)表如表 2所示，若電路初始狀態(tài)為 C，輸入序列 x=000111，則電路圖產(chǎn)生的輸出響應(yīng)序列為 。 8. 在圖 2 所示的同步 時(shí)序邏輯電路的狀態(tài)圖中，需要 個(gè)觸發(fā)器來實(shí)現(xiàn)對應(yīng)的邏輯電路圖，有 個(gè)無效狀態(tài)。 9. 如將 D 觸發(fā)器轉(zhuǎn)換為 JK 觸發(fā)器，則 J= ， K= 。 10. 用 74HC139和 74HC138構(gòu)成 5線 32 線譯碼器如圖 3所示，其中 74HC139和 74HC138的功能表如表 3 和表 6 所示。當(dāng)輸入信號(hào) B4B3B2B1B0=11000時(shí)，對應(yīng)的譯碼輸出信號(hào) L0L31為低電平的輸出信號(hào)是 。 1. ()8 2. 代數(shù)法 和 卡諾圖化簡法 3. DCBDBADCBDCBL ???? 4. 補(bǔ)碼 5. 對偶定律或反演定律 6. 鎖存 器 和 觸發(fā)器 7. 001111 8. 3 , 5 9. Dk,DJ ?? 10. L24 20 1 定點(diǎn) 32 位字長的 字，采用 2 的補(bǔ)碼形式表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是（ 231－ 1~－ 231 ）。 2 CPU中保存當(dāng)前正在執(zhí)行的指令的寄存器是（ IR ），指示下一條指令地址的寄存器是（ PC ），保存算術(shù)邏輯運(yùn)算結(jié)果的寄存器是（ DR ）和（ ACC ）。 3 浮點(diǎn)加、減法運(yùn)算的步驟是（ 對階 ）、（ 尾數(shù)相加減 ）、（ 規(guī)格化 ）、（ 舍入處理 ）、（ 溢出判斷 ）。 4 對存儲(chǔ)器的要求是容量大、速度快、成本低，為了解決這三方面的矛盾，計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)，即（ CACHE ）、（ 主存 ）、（ 外存 ）。 5 一個(gè)較完善的指令系統(tǒng)，應(yīng)當(dāng)有（ 數(shù)據(jù)傳送 ）、（ 數(shù)據(jù)處理 ）、（ 數(shù)據(jù)存儲(chǔ) ）、（ 程序控制 ）四大類指令。 6 CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫（ 指令周期 ），它通常包含若干個(gè)（ 機(jī)器周期