【文章內(nèi)容簡介】 MOS管的寬長比（ W/L）。 利用 LEdit 軟件進行版圖設計。 2 CMOS 運算放大器 CMOS 運算放大器簡介 運算放大器（ 運放）實質(zhì)上是一種高增益的直 流放大器。運算放大器主要由差分輸入級 、中間增益級、推挽輸出級以及各級的偏置電路組成。 運算放大器是許多模擬電路及混合信號系統(tǒng)中的主要部分，具有不同復雜水平的運放備用來實現(xiàn)從直流偏置的產(chǎn)生到濾波器的高速放大等功能，運放的設計還提出了一個挑戰(zhàn)，作為電源電壓與 CMOS 工藝的每一個時期的三極管溝道 長度按比例縮小之間的矛盾。 本章主要是 對 CMOS 運放進行分析，重點是對 CMOS 運放的分析方法與設計方法進行詳細的研究。 [9] CMOS 運算放大器的設計流程 CMOS 運算放大器 的設計給予參數(shù)間權衡的方法最終在總的實現(xiàn) 中需要多方面的折中，所得每一個參數(shù)必須是 適當?shù)闹怠? 西南大學本科畢業(yè)論文（設計） 15 CMOS 運算放大器的設計流程一般包括：根據(jù) 電路特性要求選定電路結構、電路模擬、版圖設計、版圖驗證等 電路模擬：根據(jù)設計要求的性能指標及電路結構，用 OrCAD 軟件對電路進行直流、交流、瞬態(tài)分析，并進行性能分析，初步確定各間的寬長比（ W/L），再對電路中各級間 的 W/L 進行優(yōu)化設計，確定滿足性能的 W/L。 根據(jù)電路中各器件的 W/L，利用 LEdit 軟件進行版圖設計，同時進行設計規(guī)則檢查（ DRC）。版圖設計完成后，再從版圖中提取網(wǎng)表文件（ .spc）。 根據(jù)從版圖提 取的網(wǎng)表文件，用 TSpice 軟件進行仿真，仿真結果與 OrCAD 仿真結果進行比較，如不滿足設計指標，則修改電路或版圖，再進行（ 1）或（ 2），再做仿真比較，直到滿足需要為止。 圖 設計流程 Fig. the design process 3 CMOS 運算放大器電路設計 西南大學本科畢業(yè)論文（設計） 16 電路的 PSpice 模擬及理論計算 M6 pm osM5pm osM4nm osC21nM8pm osM 1 pp apm os0v inv ddM9nm os00M1pm osO u tM3nm osv ddM2pm osv ddM 4 pp anm osM7nm osv refC11n 圖 Pspice模擬的 CMOS運算放大器電路 Figure The CMOS operational amplifier circuit, Pspice simulation 1) 理論計算 根據(jù)近似公式手工計算：首先確定設計的最小溝道長度。由于采用的是 工藝，最小溝道需為 2um。 器件尺寸的選擇可以從多個地方入手，但由于指標之間通常相互制約，需要反復設計過程才能折中選擇最后的尺寸。 該 CMOS 放大器的開環(huán)增益為： A= m 1 6562g( )( )mgII ? ? ? ?? ? ? ??? 增益帶寬乘積 GB= m11gC 輸出極點 p2= m62gC （輸出極點 p2決定了相位裕度，按 CMOS 放大器設計指標要求，相位裕度大于 45176。，則 p2至少要大于 ） 最大共模電壓 V=VDD— 5I??— |VTO3|Vmax+VT|Vmin 西南大學本科畢業(yè)論文（設計） 17 最大共模電壓 V=VDD— 51I? +V T|max+ 52DSSI? 一般增大溝道長度可以進一步提高增益。 當各 MOS管均工作在亞閾值區(qū)時，可以實現(xiàn)低功耗要求。 電路結構分析及參數(shù)調(diào)試 M1ppa、 M4ppa 構成偏置電路，為 CMOS 放大器提供直流偏置，其管子尺寸大小將較大程度地影響該 CMOS 放大器的功耗； M M M M M5 構成輸入放大級，其中 M M M M4 組成電流鏡，其管子尺寸大小將較大程度地影響該 CMOS 放大器的開環(huán)增益； M M M M9 構成輸出級，其中 M M7 構成 CMOS 放大器的后級放大，將中間級輸出進一步放大； M M9 構成 CMOS 傳輸門，影響 CMOS 的帶寬和相位裕度； C1為耦合電容，影響 CMOS 的帶寬和相位裕度； C2為負載電容，其大小影響 CMOS放大器驅動負載的能力； Vdd 為直流偏置電源即高電平，為 11 個 MOS 管提供直流工作點； Vref 和 Vin 為CMOS 放大器的兩輸入端； Out 為 CMOS 放大器的輸出端； O為地電平即低電平。 [10] 1) 電路參數(shù)調(diào)試： 設計 CMOS 放大器各待定參數(shù)過程是：根據(jù)設計指標選擇器件尺寸和偏置大小，利用仿真軟件進行仿真驗證和調(diào)整。 電路仿真 在手工近似計算后，利用仿真軟件對電路進行驗證、修改和優(yōu)化。將該參數(shù)代入電路中，觀察電路性能是否滿足設計指標。在仿真中需要設置各 MOS 管的周長及面積的值。 MOS 管模型參數(shù)如圖 所示： 西南大學本科畢業(yè)論文（設計） 18 圖 MOS管模型參數(shù) Figure The model parameters of MOS pipe 在最初的調(diào)試階段，去調(diào)偏置電路（由 M1ppa 和 M4ppa 構成），而直接給相應的MOS管提供一個偏置電壓，其調(diào)試電路如圖 所示。 V31Vac0M4 nm osW = 8uL = 5uv invbM9nm osW = 3uL = 5uC23pFVPOut0V D Bvb0v re fC11. 1p 0M7nm osW = 8uL = 3uM5pm osW = 9uL = 5u{v b}V2M1pm os W = 20 uL = 3uv ddM6pm osW = 44 uL = 18 uP A R A M E T E R S :v b = 4Vv dd5VV1v inM2pm osW = 20 uL = 3uM3nm osW = 8uL = 5uv ddv dd5VV4v re fM8pm osL = 40 uW = 3u 圖 電路調(diào)試圖 Figure Debugging the circuit diagram 西南大學本科畢業(yè)論文（設計） 19 對 vb 進行參數(shù)掃描，其開環(huán)幅頻特性如圖 所示： Frequency10Hz 100Hz 10KHz 100KHz 10MHzVDB(OUT)804004080 圖 參數(shù)掃描 Figure Parameter sweep 通過對外加直流偏置 vb 進行參數(shù)掃描，觀察其幅頻特性曲線，發(fā)現(xiàn)當 vb＝ 時，電路性能最優(yōu)。 Frequency10Hz 100Hz 10KHz 100KHz 10MHz1 VDB(OUT) 2 P(V(Out))40040801 200d150d100d50d0d2 圖 電路調(diào)試圖的幅頻、相頻特性曲線 Figure Debugging the circuit diagram, the amplitude frequency and phase frequency characteristic curve 由圖 ，在外加直流偏置 vb＝ 時，由輸入放大級和輸出級構成的 CMOS放大器，其性能基本符合設計指標：單位增益帶寬大于 2MHz 和相位裕度大于 45176。的西南大學本科畢業(yè)論文（設計） 20 要求，可以進行后續(xù)參數(shù)模擬分析。 加入偏置部分后完整電路如圖 所示： M3nm osW = 8uL = 5uV42. 5VdcC23pFC11. 1pv refM2pm osW = 20uL = 3uM9nm osW = 3uL = 5uM8pm osL = 40uW = 3u0v ddv in v refout 1M7nm osW = 8uL = 3uv dd5VV10OutM6pm osW = 44uL = 18u0VPM4 nm osW = 8uL = 5uv inM5pm osW = 9uL = 5uv ddv ddV D BV31Vac2. 5Vdc0M1pm os W = 20uL = 3uM 1ppapm osL = 3uW = 30uM 4ppanm osL = 65uW = 3u 圖 CMOS放大器電路拓撲結構 Figure The topological structure of CMOS amplifier circuit MOS 管各參數(shù)顯 示： L— 溝道長（柵長）； W— 溝道寬（柵寬）； AD— 漏區(qū)面積； AS— 柵區(qū)面積； PD— 漏區(qū)周長； PS— 柵區(qū)周長。 圖 MOS管參數(shù)設置 Figure MOS parameter setting 1) CMOS 放大器模擬結果顯示 1) CMOS 放大器共模輸入 （ 1）靜態(tài)工作點的顯示 西南大學本科畢業(yè)論文（設計） 21 C23pFM7nm osW = 8uL = 3u2. 620uA0A2. 620uA4. 379pA3. 605VC11. 1pv ref4. 369Vv inM4 nm osW = 8uL = 5u1. 049uA0A1. 049uA790. 4f Aout 12. 500V4. 037Vv inM9nm osW = 3uL = 5u4. 375pA0A4. 383pA8. 758pA780. 4m VM3nm osW = 8uL = 5u1. 049uA0A1. 049uA790. 4f AVP4. 037V0V780. 4m V780. 4m V0VV D Bv ddv ddOut05VV117. 00uA05. 000V0M6pm osW = 44uL = 18u0A2. 620uA2. 620uA640. 9f Av dd4. 369VM5pm osW = 9uL = 5u0A2. 097uA2. 097uA1. 405pA780. 4m V 780. 4m VM 1ppapm osL = 3uW = 30u0A12. 28uA12. 28uA973. 0f AV31Vac2. 5Vdc0AM8pm osL = 40uW = 3u0A3. 094pA4. 375pA1. 282pAM1pm os W = 20uL = 3u0A1. 049uA1. 049uA5. 634pAM 4ppanm osL = 65uW = 3u12. 28uA0A12. 28uA4. 047pAv ddv refM2pm osW = 20uL = 3u0A1. 049uA1. 049uA5. 634pA0V42. 5Vdc0A 圖 靜態(tài)工作點顯示 Figure The static working point display 由圖 ，該 CMOS 放大器的功耗＝ 5V A＝ 85μ W （ 2）開環(huán)幅頻、相頻特性曲線： Frequency10Hz 100Hz 10KHz 100KHz 10MHz1 VDB(OUT) 2 P(V(Out))500501001 200d150d100d50d0d2 P(V(OUT))VDB(OUT)(,)(,0)000,) 圖 開環(huán)幅頻、相頻特性曲線 Figure The open loop frequency and amplitude, phase frequency characteristic curve 西南大學本科畢業(yè)論文（設計） 22 由圖 ：當該 CMOS 放大器共模輸入為 時，開環(huán)增益為 ，單位增益帶寬為 ，相位裕度為 55176。，滿足設計指標單位增益帶寬大于 2MHz和相位裕度大于 45176。的要求 。