【正文】 [15] 4) LEdit 中提取的 CMOS 放大器版圖的 TSpice 文件： 圖 TSpice 文件 Figure The TSpice file 由 TSpice 文件可知， CMOS 放大器的版圖由 11 個(gè) MOS 管和 6 個(gè)電容組成，包括6個(gè) NMOS 管（ M M M M M11）、 5 個(gè) PMOS 管（ M M M M M M9）、 1 個(gè)耦合電容（ C4＝ ）和外接 5 個(gè)焊盤(pán)引起的寄生電容（ C1=C2=C3=C5=C6=250fF），對(duì)照 OrCAD 中各元器件參數(shù)的設(shè)置，符合尺寸要求，可進(jìn)行后續(xù)模擬。 ② CMOS 放大器局部放大版圖： 西南大學(xué)本科畢業(yè)論文（設(shè)計(jì)） 35 圖 局部放大版圖 Figure Local amplification layout 3) CMOS 放大器版圖設(shè)計(jì)的注意事項(xiàng)： 在正式用 LEdit 繪制版圖前，一定要先構(gòu)思每一個(gè)管子打算怎樣安排，管子之間怎樣連接，最后的電源線(xiàn)、地線(xiàn)怎樣走。源區(qū)和漏區(qū)分別通過(guò)接觸孔（ Active contact）與第一金屬層（ Metal1）連接構(gòu)成源極和漏極。 布局、布線(xiàn)完成后必須進(jìn)行 DRC檢查，若有錯(cuò)誤則必須重新進(jìn)行布局、布線(xiàn)，直至完全符合工藝設(shè)計(jì)規(guī)則，然后再對(duì)電路原理圖的網(wǎng)表與所設(shè)計(jì)的版圖提取的網(wǎng)表進(jìn)行對(duì)比，及 LVS 檢查。的要求。 電路結(jié)構(gòu)分析及參數(shù)調(diào)試 M1ppa、 M4ppa 構(gòu)成偏置電路，為 CMOS 放大器提供直流偏置，其管子尺寸大小將較大程度地影響該 CMOS 放大器的功耗； M M M M M5 構(gòu)成輸入放大級(jí)，其中 M M M M4 組成電流鏡，其管子尺寸大小將較大程度地影響該 CMOS 放大器的開(kāi)環(huán)增益； M M M M9 構(gòu)成輸出級(jí)，其中 M M7 構(gòu)成 CMOS 放大器的后級(jí)放大，將中間級(jí)輸出進(jìn)一步放大； M M9 構(gòu)成 CMOS 傳輸門(mén)，影響 CMOS 的帶寬和相位裕度； C1為耦合電容，影響 CMOS 的帶寬和相位裕度； C2為負(fù)載電容，其大小影響 CMOS放大器驅(qū)動(dòng)負(fù)載的能力； Vdd 為直流偏置電源即高電平，為 11 個(gè) MOS 管提供直流工作點(diǎn)； Vref 和 Vin 為CMOS 放大器的兩輸入端； Out 為 CMOS 放大器的輸出端； O為地電平即低電平。 利用 LEdit 軟件進(jìn)行版圖設(shè)計(jì)。 第二類(lèi)是采用全 MOS 場(chǎng)效應(yīng)管工藝的模擬運(yùn)算放大器，它大大降低了功耗，但是電源電壓降低。如今的運(yùn)算放大器不論是使用真空管或晶體管、分立式或集成電路原件，它的效能都逐漸接近理想放大器的要求了。 西南大學(xué)本科畢業(yè)論文（設(shè)計(jì)） 11 此外，電視傳播對(duì)于農(nóng)村家庭的經(jīng)濟(jì)發(fā)展、社會(huì)的信息流通和大眾家庭的教育都有很大的作用，電視傳播也影響了家庭的裝修風(fēng)格與布局，由于電視裝置在家庭中占據(jù)空間的原因，出現(xiàn)了電視裝修墻以求美觀。磁振造影儀（ MRI）是利用磁振造影 的原理，將人體置于強(qiáng)大均勻的靜磁場(chǎng)中，透過(guò)特定的無(wú)線(xiàn)電波脈沖來(lái)改變區(qū)域磁場(chǎng)，藉此激發(fā)人體組織內(nèi)的氫原子核產(chǎn)生共振現(xiàn)象，而發(fā)生西南大學(xué)本科畢業(yè)論文（設(shè)計(jì)） 10 磁矩變化訊號(hào)。 近年來(lái) ,隨著高新技術(shù)的迅猛發(fā)展 ,雷達(dá)技術(shù)有了較大的發(fā)展空間 ,雷達(dá)與反雷達(dá)的相對(duì)平衡狀態(tài)不斷被打破。 [2]集成電路制作工藝的日益成熟和各集成電路廠商的不斷競(jìng)爭(zhēng)，使集成電路發(fā)揮了它更大的功能，更好的服務(wù)于社會(huì)。 作者簽名： 日期： 年 月 日 導(dǎo)師簽名： 日期： 年 月 日 西南大學(xué)本科畢業(yè)論文（設(shè)計(jì)） 5 CMOS 運(yùn)算放大器 摘要 ： CMOS全稱(chēng) Complementary Metal Oxide Semiconductor,即互補(bǔ)金屬氧化物半導(dǎo)體，是一種大規(guī)模應(yīng)用于集成電路芯片制造的原料。 作者簽名： 日 期： 西南大學(xué)本科畢業(yè)論文（設(shè)計(jì)） 4 學(xué)位論文原創(chuàng)性聲明 本人鄭重聲明：所呈交的論文是本人在導(dǎo)師的指導(dǎo)下獨(dú)立進(jìn)行研究所取得的研究成果。 simulation of LEdit three, CMOS operational amplifier. I use the PSPICE software to design the circuit structure of CMOS operational amplifier circuit, debug the parameters, calculation and finally use the LEdit software to draw the layout. Keywords: CMOS, operational amplifier, design, simulation. 0 文獻(xiàn)綜述 西南大學(xué)本科畢業(yè)論文（設(shè)計(jì)） 7 集成電路概述 所謂集成電路（ IC），就是在一塊極小的硅單晶片上，利用半導(dǎo)體工藝制作上許多晶體二極管、三極管及電阻、電容等元件，并連接成完成特定電子技術(shù)功能 的電子電路。并且專(zhuān)家通過(guò)最新技術(shù)把越來(lái)越多的元件集成到一塊集成電路板上，并使計(jì)算機(jī)擁有了更多功能，在此基礎(chǔ)上產(chǎn)生許多新型計(jì)算機(jī)，如掌上電腦、指紋識(shí)別電腦、聲控計(jì)算機(jī)等等。 隨著集成電路越來(lái)越多的滲入現(xiàn)代醫(yī)學(xué)，現(xiàn)代醫(yī)學(xué)有了長(zhǎng)足進(jìn)步。手機(jī)功能和手機(jī)款式也在不斷更新，以適應(yīng)現(xiàn)代人們生活的要求。在實(shí)際的電路中，通常結(jié)合反饋網(wǎng)絡(luò)共同組成某種功能模塊，由于早起應(yīng)用于模擬計(jì)算機(jī)中用以實(shí)現(xiàn)數(shù)學(xué)運(yùn)算，故而得名“運(yùn)算放大器”。在結(jié)型場(chǎng)效應(yīng)管技術(shù)成熟后，模擬運(yùn)算放大器有了質(zhì)的飛躍，一方面解決了功耗的問(wèn)題，另一方面通過(guò)混合模擬與數(shù)字電路技術(shù)，解決了直流小信號(hào)直接處理的難題。 運(yùn)放經(jīng)過(guò)了數(shù)十年的發(fā)展，通過(guò)不斷的演變，性能變得越來(lái)越好、功耗變得越來(lái)越低、通用性越來(lái)越強(qiáng)、集成度越來(lái)越高、精度越來(lái)越大。 根據(jù)從版圖提 取的網(wǎng)表文件，用 TSpice 軟件進(jìn)行仿真，仿真結(jié)果與 OrCAD 仿真結(jié)果進(jìn)行比較，如不滿(mǎn)足設(shè)計(jì)指標(biāo)，則修改電路或版圖，再進(jìn)行（ 1）或（ 2），再做仿真比較，直到滿(mǎn)足需要為止。 加入偏置部分后完整電路如圖 所示： M3nm osW = 8uL = 5uV42. 5VdcC23pFC11. 1pv refM2pm osW = 20uL = 3uM9nm osW = 3uL = 5uM8pm osL = 40uW = 3u0v ddv in v refout 1M7nm osW = 8uL = 3uv dd5VV10OutM6pm osW = 44uL = 18u0VPM4 nm osW = 8uL = 5uv inM5pm osW = 9uL = 5uv ddv ddV D BV31Vac2. 5Vdc0M1pm os W = 20uL = 3uM 1ppapm osL = 3uW = 30uM 4ppanm osL = 65uW = 3u 圖 CMOS放大器電路拓?fù)浣Y(jié)構(gòu) Figure The topological structure of CMOS amplifier circuit MOS 管各參數(shù)顯 示： L— 溝道長(zhǎng)（柵長(zhǎng)）； W— 溝道寬（柵寬）； AD— 漏區(qū)面積； AS— 柵區(qū)面積； PD— 漏區(qū)周長(zhǎng)； PS— 柵區(qū)周長(zhǎng)。 4 CMOS 運(yùn) 算放大器版圖設(shè)計(jì) 版圖設(shè)計(jì)流程 由于集成電路的性能與版圖設(shè)計(jì)密切相關(guān)，所以，平面布局及各器件的幾何圖形的設(shè)計(jì)都會(huì)對(duì)芯片的性能產(chǎn)生明顯的影響，在版圖設(shè)計(jì)時(shí)要特別注意采用措施控制相互之間的串?dāng)_、失配、減噪聲等效應(yīng)。 最小延伸是指有些圖形在其他圖形的邊緣外還應(yīng)至少延長(zhǎng)一個(gè)最小長(zhǎng)度。 圖 PMOS襯底接觸點(diǎn) Figure PMOS substrate contact 西南大學(xué)本科畢業(yè)論文（設(shè)計(jì)） 32 圖 NMOS襯底接觸點(diǎn) Figure NMOS substrate contact 3) 電容（ Capacitance） 圖 電容的俯視圖 Figure Top view of capacitive 電容由三層介質(zhì)組成： 導(dǎo)電層（ Poly）作為下電極； 絕緣層（ Poly1Poly2 Capacitor）作為平板電容兩極間的介質(zhì)； 導(dǎo)電層（ Poly2）作為上電極。 MOS 管的尺寸（柵長(zhǎng)、柵寬）是有電路模擬時(shí)定下來(lái)的，畫(huà) MOS管時(shí)應(yīng)按照這些尺寸進(jìn)行。的要求。 對(duì)于高頻信號(hào)，應(yīng)盡量減少寄生電容的干擾，第一層金屬和第二層金屬之間會(huì)形成電容。 同理，由于 NMOS 管的襯底要接地，須繪制 N型歐姆接 觸點(diǎn)。主要體現(xiàn)在多晶硅柵的寬度、鋁線(xiàn)寬度等上。 綜上所述，通過(guò) OrCAD 對(duì)該 CMOS 放大器電路的模擬，電路中各參數(shù)的設(shè)置符合設(shè)計(jì)指標(biāo)要求： 西南大學(xué)本科畢業(yè)論文（設(shè)計(jì)） 27 單電源電壓： 5V； 共模輸入范圍： ~； 功耗：≤ ； 開(kāi)環(huán)增益：≥ 80dB； 單位增益帶寬：≥ 2MHz； 相位裕度 45176。 Frequency10Hz 100Hz 10KHz 100KHz 10MHz1 VDB(OUT) 2 P(V(Out))40040801 200d150d100d50d0d2 圖 電路調(diào)試圖的幅頻、相頻特性曲線(xiàn) Figure Debugging the circuit diagram, the amplitude frequency and phase frequency characteristic curve 由圖 ，在外加直流偏置 vb＝ 時(shí)，由輸入放大級(jí)和輸出級(jí)構(gòu)成的 CMOS放大器，其性能基本符合設(shè)計(jì)指標(biāo)：?jiǎn)挝辉鲆鎺挻笥?2MHz 和相位裕度大于 45176。 根據(jù)電路中各器件的 W/L，利用 LEdit 軟件進(jìn)行版圖設(shè)計(jì)，同時(shí)進(jìn)行設(shè)計(jì)規(guī)則檢查（ DRC）。 3) 運(yùn)算放大器的研究現(xiàn)狀與發(fā)展趨勢(shì) 現(xiàn)代社會(huì)是一個(gè)信息化 社會(huì)在通信領(lǐng)域里，運(yùn)放的使用是 非常廣泛的。 本文 是 對(duì) CMOS 運(yùn) 算放大器 進(jìn)行 設(shè)計(jì)與仿真 ，重點(diǎn)是對(duì) CMOS 運(yùn)放的分析方法與設(shè)計(jì)方法進(jìn)行詳細(xì)的研究。由于 CMOS中一對(duì) MOS 組成的門(mén)電路在瞬間要么 PMOS 導(dǎo)通、要么 NMOS 導(dǎo)通、要么都截止，比線(xiàn)性的三極管效率要高得多，因此功耗很低。 隨著技術(shù)的進(jìn)步和社會(huì)的發(fā)展，手機(jī)以其獨(dú)特的傳播功能，日益成為人們獲取信息、學(xué)習(xí)知識(shí)、交流思想的重要工具，成為文化傳播的重要平臺(tái)。同時(shí)，依托于高新領(lǐng)域電子技術(shù)的各種治療和監(jiān)護(hù)手段越來(lái)越先進(jìn)，也使得醫(yī)療產(chǎn)品突破了以往觀念的約束和限制，在信息化、微型化、實(shí)用化等方面得到了長(zhǎng)足發(fā)展。第四代計(jì)算機(jī)的基本元件是大規(guī)模集成電路，甚至超大規(guī)模集成電路，集成度很 高的半導(dǎo)體存儲(chǔ)器替代了磁芯存儲(chǔ)器，運(yùn)算速度可達(dá)每秒幾百萬(wàn)次，甚至上億次基本運(yùn)算。 The CMOS operational amplifier Huang Haibin 西南大學(xué)本科畢業(yè)論文（設(shè)計(jì)） 6 College of Engineering and Technology, Southwest University, Chongqing 400715, China Abstract: The full name of CMOS Complementary Metal Oxide Semiconductor, which is plementary metal oxide semiconductor, is a largescale integrated circuit chip manufacturing raw materials. The characteristics of CMOS technology makes the circuit has low power consumption, because the gate circuit posed of a CMOS MOS in the circuit moments or NMOS conduction, or is the PMOS conduction, or stop, so the efficiency is very high, the power consumption is very low. The CMOS operational amplifier with high reliability, low cost, convenient debugging, in various fields of the electronic circuits are widely