電梯控制——課程設(shè)計(jì)(編輯修改稿)
2025-04-05 16:24 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 =111 表示響應(yīng)輸入 0 端為低電平時(shí)的輸出代碼（編碼輸出）。 YS 只有在 ST非為 0，且所有輸入端都為 1時(shí)，輸出為 0，它可與另一片同樣器件的 ST非連接，以便組成更多輸入端的優(yōu)先編碼器。 從功能表不難看出，輸入優(yōu)先級(jí)別的次為 7， 6，……， 0。輸入有效信號(hào)為低電平，當(dāng)某一輸入端有低電平輸入，且比它優(yōu)先級(jí)別高的輸入端無(wú)低電平輸入時(shí)，輸出端才輸出相 對(duì)應(yīng)的輸入端的代碼。例如 5 為 0。且優(yōu)先級(jí)別比它高的輸入 6 和輸入 7 均為 1時(shí)，輸出代碼為 010，這就是優(yōu)先編碼器的工作原理。 74LS148 管腳圖： 圖 21 74LS148 管腳圖 表 21 74LS148 8 線 — 3 線二進(jìn)制編碼器真值表 輸入 模塊 電路 圖 22 輸入模塊電路 這個(gè)電路的工作原理過(guò)程：當(dāng)撥動(dòng)任一樓層開關(guān)時(shí)，發(fā)光二極管 導(dǎo)通，每一樓層的不同顏色的指示燈隨之點(diǎn)亮； 74LS148 的選通輸入端 ST 的非 =0，使之處于工作狀態(tài)。當(dāng)把開關(guān) S 置于 SW1時(shí)，優(yōu)先編碼器處于工作狀態(tài)，即顯示器處于等待工作狀態(tài)，等待輸入端的信號(hào)輸入，當(dāng)開關(guān)接高電平時(shí)， 74LS148 的輸出A2A1A0 的非 =100， YEX 的非 =0，經(jīng) RS 鎖存后， CTR=1， BI 的非 =1， Q4Q3Q2 =011，經(jīng) 74LS148 譯碼后，顯示器顯示為 3。此外， CTR=1，使 74LS148 的 ST的非為高電平， 74LS148 處于禁止工作狀態(tài)，封鎖其他按鍵的輸入。當(dāng)按鍵松開即按下時(shí) ， 74LS148 的 YEX 的非為高電平， 但由于 CTR 維持高電平不變，所以 74LS148仍處于禁止?fàn)顟B(tài) . 三、比較模塊電路設(shè)計(jì) 比較器 74LS85 74LS85 為 4位數(shù)值比較器。 圖 31 74LS85 管腳引線圖 表 31 74LS85 功能表 74LS85工作原理如下 ： 兩個(gè) 4位數(shù)的比較是從 A的最高位 A3 和 B的最高位 B3 進(jìn)行比較，如果它們不相等，則該位的比較結(jié)果可以作為兩數(shù)的比較結(jié)果。若最高位 A3=B3，則再比較次 高位 A2和 B2，余類推。顯然，如果兩數(shù)相等，那么，比較步驟必須進(jìn)行到最低位才能得到結(jié)果。 真值表中的輸入變量包括 A3 與 B A2與 B A1與 B A0 與 B0 和 A 與 B的比較結(jié)果。其中 A和 B是另外兩個(gè)低位數(shù)， IAB、 IAB 和 IA=B 是它們的比較結(jié)果。設(shè)置低位數(shù)比較結(jié)果輸入端是為了能與其他數(shù)值比較器連接，以便組成位數(shù)更多的數(shù)值比較器 。 比較及開門關(guān)門控制電路 由一個(gè)開關(guān)和兩個(gè)繼電器組成開關(guān)門控制系統(tǒng)，當(dāng)開關(guān)打開，電梯為開門狀態(tài)，按下樓層按鈕，經(jīng)過(guò)比較器之后，繼電器未合上，以后的電路無(wú)法執(zhí)行，故電梯不運(yùn) 作。當(dāng)開關(guān)閉合后，輸入樓層經(jīng)過(guò)比較器 74LS85 與預(yù)置當(dāng)前樓層數(shù)進(jìn)行比較，根據(jù)不同的結(jié)果，向 74LS192 計(jì)數(shù)器輸入不同信號(hào)，從而實(shí)現(xiàn)電梯的控制功能。 圖 32 比較模塊電路 我們假設(shè)用戶輸入想去的樓層數(shù)為 A，電梯實(shí)際所在的樓層數(shù)為 B。 當(dāng) AB 時(shí)， QAB=0， QA=B=0， QAB=1。 當(dāng) AB 時(shí)， QAB=1， QA=B=0， QAB=0。 當(dāng) A=B 時(shí)， QAB=0， QA=B=1， QAB=0。 四、計(jì)數(shù)模塊 計(jì)數(shù)器 74LS192 74LS192 具有下述功能： ① 異步清零： CR=1， Q3Q2Q1Q0=0000 ② 異步置數(shù)： CR=0， LD=0， Q3Q2Q1Q0=D3D2D1D0 ③ 保持： CR=0， LD=1， CPU=CPD=1,Q3Q2Q1Q0 保持原態(tài) ④ 加計(jì)數(shù)： CR=0, LD=1， CPU=CP， CPD=1， Q3Q2Q1Q0 按加法規(guī)律計(jì)數(shù) ⑤ 減計(jì)數(shù)： CR=0, LD=1， CPU=1， CPD= CP， Q3Q2Q1Q0 按減法規(guī)律計(jì)數(shù) 74LS192 是雙時(shí)鐘方式的十進(jìn)制可逆計(jì)數(shù)器。 CPU 為加計(jì)數(shù)時(shí)鐘輸 入端， CPD為減計(jì)數(shù)時(shí)鐘輸入端。 LD為預(yù)置輸入控制端，異步預(yù)置。 CR為復(fù)位輸入端，高電平有效，異步清除。 CO為進(jìn)位輸出： 1001 狀態(tài)后負(fù)脈沖輸出 BO為借位輸出： 0000 狀態(tài)后負(fù)脈沖輸出 。 74LS192 真值表 輸入 輸出 MR P3 P2 P1 P0 Q
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1