【文章內(nèi)容簡介】 可以計算出阻抗大致的變化率要求為： %101/ ?? ZZ 。電路板上阻抗的典型指標(biāo)為 +/10%，根本原因就在這。 如果阻抗變化只發(fā)生一次，例如線寬從 8mil 變到 6mil 后，一直保持 6mil 寬度這種情況，要達(dá)到突變處信號反射噪聲不超過電壓擺幅的 5%這一噪聲預(yù)算要求，阻抗變化必須小于 10%。這有時很難做到，以 FR4 板材上微帶線的情況為例，我們計算一下 。如果線寬 8mil，線條和參考平面之間的厚度為 4mil ，特性阻抗為 歐姆。線寬變化到 6mil 后特性阻抗變成 歐姆，阻抗變化率達(dá)到了 20%。反射信號的幅度必然超標(biāo)。至于對信號造成多大影響，還和信號上升時間和驅(qū)動端到反射點(diǎn)處信號的時延有關(guān)。但至少這是一個潛在的問題點(diǎn)。幸運(yùn)的是這時可以通過阻抗匹配端接解決問題。 如果阻抗變化發(fā)生兩次，例如線寬從 8mil 變到 6mil 后，拉出 2cm 后又變回 8mil。那么在 2cm 長 6mil 寬線條的兩個端點(diǎn)處都會發(fā)生反射，一次是阻抗變大，發(fā)生 正反射，接著阻抗變小，發(fā)生負(fù)反射。如果兩次反射間隔時間足夠短，兩次反射就有可能相互抵消，從而減小影響。假設(shè)傳輸信號為 1V，第一次正反射有 被反射， 繼續(xù)向前傳輸，第二次反射有 * = 被反射回。再假設(shè) 6mil 線長度極短，兩次反射幾乎同時發(fā)生，那么總的反射電壓只有 ，小于 5%這一噪聲預(yù)算要求。因此，這種反射是否影響信號，有多大影響，和阻抗變化處的時延以及信號上升時間有關(guān)。研究及實驗表明，只要阻抗變化處的時延小于信號上升時間的 20%，反射信號就不會造成問 題。如果信號上升時間為 1ns，那么阻抗變化處的時延小于 對應(yīng) 英寸，反射就不會產(chǎn)生問題。也就是說，對于本例情況，6mil 寬走線的長度只要小于 3cm 就不會有問題。 當(dāng) PCB 走線線寬發(fā)生變化時，要根據(jù)實際情況仔細(xì)分析，是否造成影響。需要關(guān)注的參數(shù)有三個：阻抗變化有多大、信號上升時間是多少、線寬變化的頸狀部分有多長。根據(jù)上面的方法大致估算一下，適當(dāng)留出一定的余量。如果可能的話，盡量讓減小頸狀部分長度。 需要指出的是，實際的 PCB 加工中，參數(shù)不可能像理論中那樣精確，理論能對我們的設(shè) 計提供指導(dǎo)，但不能照搬照抄，不能教條，畢竟這是一門實踐的科學(xué)。 估算出的值要根據(jù)實際情況做適當(dāng)?shù)男抻?，再?yīng)用到設(shè)計中。如果感覺經(jīng)驗不足，那就先保守點(diǎn)，然后在根據(jù)制造成本適當(dāng)調(diào)整。 （ 2）串?dāng)_耦合 在高速電路中信號的頻率的變高、邊沿變陡、電路板的尺寸變小、布線的密度變大，這些因素使得在高速數(shù)字電路的設(shè)計中，信號完整性問題越來越突出，其 已經(jīng)成為高速電路設(shè)計工程師不可避免的問題。串?dāng)_是指有害信號從一個網(wǎng)絡(luò)轉(zhuǎn)移到另一個網(wǎng)絡(luò)，它是信號完整性問題中一個重要問題，在數(shù)字設(shè)計中普遍存在，有 可能出現(xiàn)在芯片、 PCB 板、連接器 、芯片封裝和連接器電纜等器件上。如果串?dāng)_超過一定的限度就會引起電路的誤觸發(fā)，導(dǎo)致系統(tǒng)無法正常工作。因此了解串?dāng)_問 題產(chǎn)生的機(jī)理并掌握解決串?dāng)_的設(shè)計方法，對于工程師來說是相當(dāng)重要的。 1 串?dāng)_問題產(chǎn)生的機(jī)理 串?dāng)_是信號在傳輸線上傳播時，由于電磁耦合而在相鄰的傳輸線上產(chǎn)生不期望的電壓或電流噪聲干擾，信號線的邊緣場效應(yīng)是導(dǎo)致串?dāng)_產(chǎn)生的根本原因。 為了便于分析，下面介紹幾個有關(guān)的概念。如圖 1 所示，假設(shè)位于 A 點(diǎn)的驅(qū)動器是干擾源，而位于 D 點(diǎn)的接受器為被干擾對象，那么驅(qū)動器 A 所在的傳輸線被稱之為 干擾源網(wǎng)絡(luò)或侵害網(wǎng)絡(luò) (Agreessor)，相應(yīng)的接收器 D 所在的傳輸線網(wǎng)絡(luò)被稱之為靜態(tài)網(wǎng)絡(luò)或受害網(wǎng)絡(luò)。靜態(tài)網(wǎng)絡(luò)靠近干擾源一端的串?dāng)_稱為近端串?dāng)_ (也稱后向串?dāng)_ )，而遠(yuǎn)離干擾源一端的串?dāng)_稱為遠(yuǎn)端串?dāng)_ (或稱前向串?dāng)_ )。由于產(chǎn)生的原因不同將串?dāng)_可分為容性耦合串?dāng)_和感性耦合串?dāng)_兩類。 錯誤 ! 圖 5 兩條傳輸線的耦合 容性耦合機(jī)制 當(dāng)干擾線上有信號傳輸時，由于信號邊沿電壓的變化，在信號邊沿附近的區(qū)域，干擾線上的分布電容會感應(yīng)出時變的電場，而受害線處于這個電場里面， 所以變化的電場會在受害線上產(chǎn)生感應(yīng)電流?？梢园研盘柕倪呇乜闯墒茄馗蓴_線移動的電流 源，在它移動的過程中，通過電容耦合不斷地在受害線上產(chǎn)生電流噪聲。 由于在受害線上每個方向的阻抗都是相同的，所以 50％的容性耦合電流流向近端而另 509／ 6則傳向遠(yuǎn)端。此外，容性耦合電流 的流向都是從信號路徑到返回路 徑的，所以向近端和遠(yuǎn)端傳播的耦合電流都是正向的。對于近端容性耦合串?dāng)_，隨著驅(qū)動器輸出信號出現(xiàn)上升沿脈沖，流向近端的電流將從零開始迅速增加，當(dāng)邊沿 輸入了一個飽和長度以后，近端電流將達(dá)到一個固定值。另外，流向近端的耦合電流將以恒定的速度源源不斷地流向近端，當(dāng)上升沿到達(dá)干擾線的接收端，此上升沿 會被接受吸收，不再產(chǎn)生耦合電流信號，但是受害線上還有后向電流流向受害線的近端，所以近端的耦合電流將持續(xù)兩倍的傳輸延遲。 對于遠(yuǎn)端容性耦合串?dāng)_，由于信號的邊沿可看成是移動的電流源，它將在邊沿的 附近區(qū)域產(chǎn)生經(jīng)互容流進(jìn)受害線的耦合電流，而產(chǎn)生的耦合電流將有 50％與干擾線上的信號同向而且速度相同地流人遠(yuǎn)端，因此隨著干擾線上信號的傳輸，在受害線上將不斷地產(chǎn)生的前向耦合電流而且和已經(jīng)存在的前向耦合電流不 斷地疊加，并一同傳向遠(yuǎn)端。由于串?dāng)_只在信號的邊沿附近區(qū)域產(chǎn)生，流向遠(yuǎn)端的耦合電流的持續(xù)時間等于信號的躍變時間。具體的容性耦合如圖 6 所示。 圖 6 前向傳播和后向傳播的互容耦合 感性耦合機(jī)制 當(dāng)信號在于擾線上傳播時，由于信號電流的變化，在信號躍變的附近區(qū)域，通過分布電感的作用將產(chǎn)生時變的磁場，變化的 磁場在受害線上將感應(yīng)出噪聲 電壓，進(jìn)而形成感性的耦合電流，并分別向近端和遠(yuǎn)端傳播。與容性耦合電流不一樣的是，感性耦合電流的方向與干擾線上信號傳播的方向是反向的，向近端傳輸 時，電流回路是從信號路徑到返回路徑，而向遠(yuǎn)端傳輸時，電流回路則是從返回路徑到信號路徑。 對于近端感性耦合串?dāng)_，其特征與近端容性耦合串?dāng)_非常相似，也是從零開始迅速增加，當(dāng)傳輸長度大于等于飽和長度以后，將穩(wěn)定在一個固定值，持續(xù)時間是兩倍的傳輸延遲。因為流向近端的感性耦合電流與容性耦合電流同向，所以兩者將疊加在一起。 對于遠(yuǎn)端感性耦合串?dāng)_，感性 耦合噪聲與干擾線上信號邊沿的傳播速度相同，而且在每一步將會耦合出越來越多的噪聲電流，持續(xù)的時間等于信號躍變的 時間。但是由于電流流向與遠(yuǎn)端容性耦合電流是反向的，所以到達(dá)受害線遠(yuǎn)端接收器的耦合電流是兩者之差。具體的感性耦合如圖 7 所示。 圖 7 前向和后向傳播的互感耦合 互感和互容的混合效應(yīng) 一般地，在完整的地平面上，容性和感性的耦合產(chǎn)生的串?dāng)_電壓大小相等，因此遠(yuǎn)端串?dāng)_的總噪聲由于容性和感性耦合的極性不一樣而相互抵消。在帶狀 線電路更能夠顯示兩者之間很好的平衡，其遠(yuǎn)端耦合系數(shù)極小，但是對于微帶線路，由于與串 擾相關(guān)的電場大部分穿過的是空氣，而不是其他的絕緣材料，因此容性 串?dāng)_比感性串?dāng)_小，導(dǎo)致其遠(yuǎn)端串?dāng)_系數(shù)是一個小的負(fù)數(shù)。 2 解決串?dāng)_的方法 串?dāng)_在電子產(chǎn)品的設(shè)計中普遍存在，通過以上的分析與仿真，了解了串?dāng)_的特性，總結(jié)出以下減少串?dāng)_的方法： (1)在情況允許的情況下，盡量增大走線之間的距離，減小平行走線的長度，必要時采用 jog 方式走線。 (2)在確保信號時序的情況下，盡可能地選擇上升沿和下降沿速度更慢的器件，使電場和磁場變化的速度變慢，從而降低串?dāng)_。 (3)在設(shè)計走線時，應(yīng)該盡量使導(dǎo)體靠近地平面或電源平面。這樣 可以使信號路徑與地平面緊密的耦合，減少對相鄰信號線的干擾。 (4)在布線空間允許的條件下，在串?dāng)_較嚴(yán)重的兩條信號線之間插入一條地線，可以減小兩條信號線間的耦合，進(jìn)而減小串?dāng)_。 3 EMI、 EMC 隨著當(dāng)今數(shù)字化時代的發(fā)展，大部分電子設(shè)備工作頻率基本上都在 100MHz 以上，串行輸出接口的速率也越來越趨近 Gbps 級別，而且它們常常必須與其它電子設(shè)備同時在一個很狹窄的空間下工作，這使得 電磁兼容 問題變得非常突出，目前幾乎所有重要的電子設(shè)備都必須通過 電磁干擾 和電磁兼容 (EMI/EMC)測試。如果無法通過這種測試，那么這一產(chǎn)品是不可能準(zhǔn)許進(jìn)入市場的。 為了不致影響產(chǎn)品的上市周期， EMI/EMC 指標(biāo)和產(chǎn)品性能指標(biāo)一樣都已成為衡量一個設(shè)計成功與否的標(biāo)志。而 EMI/EMC 問題的解決決不是簡單地在外部做一些屏蔽措施就可搞定的，它是一個系統(tǒng)性的問題，與器件選擇、電路設(shè)計、 PCB 布局和布線、以及 I/O 接口的選擇都有很大的關(guān)系，因此必須從原理圖設(shè)計開始就要考慮EMI/EMC 問題的解決辦法。 器件的選擇主要應(yīng)考慮優(yōu)先選用工作電流、泄漏電流、紋波電流、紋波電壓、功耗和工作電壓低的器件，電路設(shè)計主要應(yīng)考慮電源電路、高壓和高頻電路、以及輸入 /輸出電路的匹配、同步、驅(qū)動和均衡，這部分比較復(fù)雜，主要取決于設(shè)計師的經(jīng)驗和水平，這里不作多表。 PCB 是系統(tǒng)中主要的輻射源，控制系統(tǒng)中所有的 PCB的 EMI 輻射、提高系統(tǒng)搞干擾的能力是確保產(chǎn)品通過 EMC 測試的最好方法。 首先要認(rèn)識到的是， PCB 的布局是很重要的，必須注意把高壓和高頻部分與低壓和低頻電路部分在 PCB上分割開來，必要時可能還要在 PCB上開一些溝槽以加強(qiáng)屏蔽效果。其次， PCB 的布線是產(chǎn)生 EMI 問題的主要來源，尤其是當(dāng)今隨著 PCB 板空間的越來越小和層數(shù)的越來越多，越來越多的高頻信號線和電源線如何很好地避免相互干擾變成了一個非常棘手的問題。 現(xiàn)有的一些 EMC仿真分析工具可以幫助 PCB設(shè)計工程師解決一些 EMI的問題，不過，目前并沒有一種能完全并準(zhǔn)確地仿真 EMI 效果的工具，這主要是因為 PCB 各種過孔的阻抗受工藝和材料的 影響非常大，現(xiàn)有的仿真分析工具沒有辦法對它進(jìn)行精確的傳輸線效應(yīng)分析。盡管目前市場上出現(xiàn)了一些易于使用的基于 EMC 設(shè)計規(guī)則檢查的 EMI/EMC 仿真分析工具，如 Cadence 的 EMControl 和 Zuken 的 EMC Adviser，但它們只能幫助 PCB 設(shè)計師發(fā)現(xiàn)和解決 PCB 實際布線時產(chǎn)生的 EMI 問題，而不可能從根本上解決 PCB 布線的 EMC 問題。 要想從根本上解決這一問題，必須對 PCB 的布線有一個更深入的了解。 PCB 上的噪聲源是多種多樣的，如信號噪聲 (反射和串?dāng)_等 )、電源 /地噪聲、以及天線 (懸空線 )等等，為了確 保減少 PCB 的 EMI，這些信號的、器件的、電源 /地平面的以及天線的噪聲源都必須加以考慮。 考慮到信號噪聲源是信號完整性 (SI)問題、電源 /地噪聲源是電源完整性 (PI)問題，因此最終的 EMC 問題的解決必須依靠正確的 SI、 PI 和 EMI 的共同設(shè)計，而不僅僅只是考慮 EMC 的問題。目前業(yè)界主要的 SI 和 PI 仿真分析工具有 Cadence 的 PCB SI 230/6 Mentor 的 HyperLynx 和 Zuken 的 HotStage。 I/O 接口 (特別是高速串行接口 )也是產(chǎn)生 EMI/EMC 問題的一個主要輻射源，盡管我們可 以采取一些外部屏蔽措施和濾波 /匹配等電路設(shè)計補(bǔ)救措施，但最根本的辦法是徹底消除輻射大量干擾的輸入 /輸出器件 (如功放和收發(fā)器等 )和連接電纜。值得慶幸的是，隨著柔性 PCB 板材料、設(shè)計和制造技術(shù)的進(jìn)步，這一方法現(xiàn)在是完全可行的?，F(xiàn)在 Zuken 的從 PCB 設(shè)計到制造一體化解決方案 CR5000 可以支持用柔性 PCB 板來連接兩塊不同層數(shù)的PCB 硬板，柔性 PCB 板的應(yīng)用不僅可省掉 EMI 輻射較大的 I/O 端口和器件，而且可提高全系統(tǒng)的可靠性和節(jié)省系統(tǒng)的 BOM 成本。 SI 的 HyperLynx 仿真 HyperLynx 包括前仿真工具 LineSim 和后仿真工具 BoardSim。 LineSim 是用來原理圖仿真， BoardSim 可以用來 PCB 板級仿真。 HyperLynx 能仿真的范圍包括信號完整性（ signalintegrity），串?dāng)_ (crosstalk)和電磁兼容 (EMC)。 1 使用 linesim 進(jìn)行布線前仿真 一個簡單的模型 如圖包含一個驅(qū)動器，傳輸線和接收器。如何實現(xiàn)阻抗匹配，才能保證沒有反射，振鈴現(xiàn)象？通過信號完整行理論我們知道要保持傳輸線一致的阻抗，如 50 歐姆，如果阻抗不匹配怎么樣才能通過端接的方法改善波形？往往 實際上理論計算不能完全的解決問題，實際的仿真能快速直觀的得出結(jié)果。 圖 8 傳輸模式 本節(jié)先運(yùn)行一 個實例 FileOpen LineSim Schematic 打開 HyperLynx 自帶的實例 如下圖：圖中的 7