按鍵狀態(tài)掃描顯示電路的設(shè)計(jì)與制作_課程設(shè)計(jì)任務(wù)書(編輯修改稿)
2025-09-30 20:32 本頁面
【文章內(nèi)容簡介】 方案一和方案二的總體電路圖分別如圖 23，圖 24 所示。 圖 23 方案一的總體設(shè)計(jì)圖（棄選） 圖 24 方 案二的總體設(shè)計(jì)圖 （采用） 單元電路的設(shè)計(jì) 3． 按鍵控制電路 按鍵控制系統(tǒng)不僅僅是幾個(gè)開關(guān)，圖 31 就是一個(gè)典型錯(cuò)誤。 圖 31 錯(cuò)誤的開關(guān)連接 圖 32 正確的開關(guān)連接 圖 31 中沒有加上拉電阻，當(dāng)按鍵沒有按下時(shí)，芯片輸入管腳懸空，不利于電路功能的實(shí)現(xiàn)。 正確的按鍵電路應(yīng)該是加上 10k 的上拉電阻，使得當(dāng)按鍵都沒有按下時(shí)，芯片輸入為高電平。否則，若按照?qǐng)D 31 的接法，沒有一個(gè)按鍵按下時(shí)，芯片的輸入有可能是高電平，也有可能是低電平，造成芯片輸入混亂，對(duì)后面的邏輯電路造成重大的影 響。 如圖 32 所示，從上到下的按鍵分別表示 1,2,3,4,5,6,7,8,9.。 .通過按鍵的閉合即可完成相關(guān)信號(hào)的輸入。 編碼電路 按鍵狀態(tài)掃描顯示電路的設(shè)計(jì)我采用的是 74LS147 十進(jìn)制優(yōu)先編碼器，它的真值表和管腳圖如下。 表 3 74LS147 真值表 其中 74LS147 的 第 9 腳 NC 為空。 74LS147 優(yōu)先編碼器有 9 個(gè)輸入端和 4 個(gè)輸出端。某個(gè)輸入端為 0，代表輸入某一個(gè)十進(jìn)制數(shù)。當(dāng) 9 個(gè)輸入端全為 1 時(shí)，代表輸入的是十進(jìn)制數(shù) 0。 4 個(gè) 輸出端反映輸入十進(jìn)制數(shù)的 BCD 碼編碼輸出。 74147 將 9 條 數(shù) 據(jù) 線 （ 1－ 9） 進(jìn)行 4 線 BCD 編碼 ， 即對(duì)最高位數(shù)據(jù)線進(jìn) 行譯 碼。當(dāng) 1－ 9 均為 高 電平時(shí)，編碼輸出（ ABCD）為十進(jìn)制零。故不 需單設(shè) /IN0 輸 入端。 74LS147優(yōu)先編碼器的輸入端和輸出端都是低電平有效，即當(dāng)某一個(gè)輸入 端低電平 0時(shí)， 4個(gè)輸出端就以低電平 0的輸出其對(duì)應(yīng)的 8421 BCD編碼。當(dāng) 9個(gè)輸入 圖 33 74LS47 管腳圖 全 為 1時(shí)， 4個(gè)輸入出也全為 1，代表輸入十進(jìn)制數(shù) 0的 8421 BCD編碼輸出。 選用 74LS147 有一個(gè)明顯的缺陷，就是它只有九個(gè)輸入端子，不能實(shí)現(xiàn)“ 0”按鍵的功能。但是，幸運(yùn)的是，“ 0”按鍵的功能比較簡單。可以在后續(xù)電路中實(shí)現(xiàn)，具體情況我將要在后續(xù)電路中介紹。 觸發(fā)電路的設(shè)計(jì) 如圖 35 所示，為帶有清零端的八 D 觸發(fā)器 74LS273。只有在清除端保持高電平時(shí)，數(shù)據(jù)才能通過觸發(fā)器傳遞到后續(xù)電路。觸發(fā)控制端為 11 腳 CLK，采用上升沿觸發(fā)。通過 D 觸發(fā)器，我們可以將輸入的相關(guān)信號(hào)“鎖存”（因?yàn)楸仨氁猩仙氐拿}沖觸發(fā)才能使信號(hào)通過，有點(diǎn)類似于鎖存）起來。防止信號(hào)的任意跳變。 74LS273 是 8 位數(shù)據(jù) /地址鎖存器，他是一種帶清除功能的 8D 觸發(fā)器 1 腳是復(fù)位 CLR,低電平有效 ,當(dāng) 1 腳是低電平時(shí) ,輸出腳 2(Q0)、 5(Q1)、 6(Q2)、9(Q3)、 12(Q4)、 15(Q5)、 16(Q6)、 19(Q7)全部輸出 0,即全部復(fù)位 。當(dāng) 1 腳為高電平時(shí) ,11(CLK)腳是鎖存控制端 ,并且是上升沿觸發(fā)鎖存 ,當(dāng) 11 腳有一個(gè)上升沿 ,立即鎖存輸入腳 1 1 1 18 的電平狀態(tài) ,并且立即呈現(xiàn)在在輸出腳 2(Q0)、 5(Q1)、 6(Q2)、 9(Q3)、 12(Q4)、 15(Q5)、 16(Q6)、 19(Q7)上； 第一腳 WR：主清除端，低電平觸發(fā)，即當(dāng)為低電平時(shí)，芯片被清除，輸出全為 0（低電平）； CP（ CLK）：觸發(fā)端，上升沿觸發(fā)，即當(dāng) CP 從低到高電平時(shí)， D0~D7 的數(shù)據(jù)通過芯片，為 0 時(shí)將數(shù)據(jù)鎖存， D0~D7 的數(shù)據(jù)不變 1D～ 8D 為數(shù)據(jù)輸入端， 1Q～ 8Q 為數(shù)據(jù)輸出端，正脈沖觸發(fā)，低電平清除，常用作 8位地址鎖存器。 圖 34 74LS273 的電氣符號(hào) 引腳圖和邏輯功能表 通過真值 表以及芯片的相關(guān)功能，我們已經(jīng)了解 74LS273 的相關(guān)功能。在本次相關(guān)電路的設(shè)計(jì)中，通過反相器作用的信號(hào)輸入到芯片 74LS273，由于芯片為八 D觸發(fā)器。由 D 觸發(fā)器的基本功能，輸出 Q 端與輸入 D 相同，如果同時(shí)有多個(gè)按鍵作用的時(shí)候，此時(shí) 74LS273 芯片起到鎖存器的作用，只顯示出最初輸入的信號(hào)。 同時(shí)，當(dāng)按鍵恢復(fù)到?jīng)]有按下去的時(shí)候 ，信號(hào)通過相關(guān)邏輯作用后，反饋給CLK。在 CLK 的作用下，實(shí)現(xiàn)清零的功能。清零以后， D 觸發(fā)器就不再鎖存以前加入的信號(hào)。當(dāng)有按鍵按下去的時(shí)候，此時(shí)芯片輸入的就是作用按鍵的信號(hào)，再通過 D 觸發(fā)器的作用，就可以完成新輸入信號(hào)的鎖存。 邏輯反饋電路的設(shè)計(jì) 邏輯反饋電路如圖 35 所示，有四個(gè)個(gè)或門（實(shí)際操作時(shí)，用或非門加上一個(gè)非門代替或門，具體原理為： L=A+B = AB? ）和一個(gè)開關(guān)組成。其中出現(xiàn)的開關(guān)是“ 0”開關(guān)。 當(dāng)圖 36 中的四個(gè)非門有一個(gè)輸出為高電平，就會(huì)輸入一個(gè)上升沿信號(hào)到 CLK端，并且輸出一個(gè)高電平到清零端，使得輸出的信號(hào)通過。而且如果最先按下的 按鍵沒有按下，高電平會(huì)持續(xù)輸入到 CLK 端，阻止其他信號(hào)的輸入。從而實(shí)現(xiàn)“如果多個(gè)按鍵同時(shí)作用，只響應(yīng)最先作用的按鍵”的功能。 圖 35 邏輯反饋電路 CLK 端的具體邏輯輸入為： CLK=Q1+Q2+
試題試卷相關(guān)推薦
鄂ICP備17016276號(hào)-1