交通燈控制電路畢業(yè)設計報告(編輯修改稿)
2025-06-26 17:13 本頁面
【文章內容簡介】 e 1. 向導中第一頁的設定 工程工作路徑 Select from one below. (For the TimeQuest version, the lab directory will be LAB1_4) lab_install_directory\QII6_0\Lab1_5\VHDL lab_install_directory\QII6_0\Lab1_5\Verilog lab_install_directory\QII6_0\Lab1_5\Schematic (Ask instructor for the location of the lab installation directory) 8 工程名 pipemult 頂層中實體名（與工程名一致） pipemult 3 選擇“下一步”，進入到第二頁 4 由于所有的文件共享同一個名字，此時不需添加其它的文件，選擇“下一步” 5 設定器件，器件系列選用 Cyclone II，封裝選用 FBGA，引腳數(shù)選 256，速度級別選 ” Fastest”，在器件列表中選擇 EP2C5F256C6，選擇“下一步”。 6 在第四頁中，可以選擇第三方的 EDA 工具。由于練習是在 Quartus II 中進行的，所以選擇 “下一步”。 7 然后出現(xiàn)概述的頁面，就選擇“完成“。工程就建好了。 Step 2 設計輸入 (以圖形編輯器為例 ) 1 建立文件 File〉 New， 選擇 Block Diagram/Schematic File. 2 保存文件 File〉 Save as，同時選中 Add file to Current project. 3 用圖形編輯器輸入設計的四個步驟： 導入邏輯門電路符號、導 入輸入 /輸出符號、用線連接節(jié)點、編譯電路。 4 導入邏輯門電路符號 用鼠標雙擊圖形編輯器窗口的空白處或單擊左側工具條中的“門電路”圖標。由此進入到 “庫”中進行選擇所需元件。 5 導入輸入 /輸出符號 與第 4 項類似。 6 用線連接節(jié)點 點擊直角連線工具圖標，然后將鼠標置于元件邊沿，按下鼠標左鍵保持不變，拖放連線 至另一元件的端點上。 7 編譯電路 使用 processingstart pilation 菜單或單擊相應圖標運行編譯器。若編譯成功通 過，則出現(xiàn) pilation report 窗口；若編譯過程出現(xiàn)錯誤，則編譯自動中止，并在消息 框中顯示錯誤信息。 Step 3
畢業(yè)設計相關推薦
鄂ICP備17016276號-1