alteraeda實(shí)驗(yàn)實(shí)驗(yàn)一(編輯修改稿)
2024-09-26 16:44 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 【 A】 用鼠標(biāo)右鍵選中輸入或輸出引腳符號(hào) ,出現(xiàn)下拉菜單。 【 B】 在下拉菜單中 ,選 AssignPin/Location/Chip,出現(xiàn) Pin/Location/Chip對(duì)話框圖 ,如圖 116 所示。 圖 116 【 C】 在 Chip Resource 窗口中 ,選中 Pin,鍵入想要寫入的引腳號(hào)碼 ,然后在 EDA實(shí)驗(yàn)補(bǔ)充教材 87 Pintype 中選中輸入或輸出。如果輸入的號(hào)碼不是 I/O 引腳 ,返回時(shí)將出現(xiàn)錯(cuò)誤信息。三人表決器實(shí)驗(yàn)的管腳 A、 B、 C、 OUT 如上圖。 【 D】 有必要時(shí) ,可在圖 116 中選用 Assign Device 按鈕 ,重新規(guī)定器件。 【 E】 再次執(zhí)行 Saveamp。Compile,完成加載過(guò)程。 ； 【 1.】從 File 菜單中選擇 New,然后選擇 Waveform Editor file,從下拉列表 框中選擇 .scf 擴(kuò)展名 ,并按 OK,創(chuàng)建一新的無(wú)標(biāo)題文件。如圖 117, 118 所示。 圖 117 EDA實(shí)驗(yàn)補(bǔ)充教材 88 圖 118 【 2.】在圖 118 中 ,選擇 Node 菜單中 Enter Nodes From SNF 菜單項(xiàng)或在 Name 窗口所需空白區(qū)單擊右鍵 ,則 Enter Nodes From SNF 對(duì)話框?qū)⒊霈F(xiàn)在 屏 幕上 ,如圖 119 所示。 圖 119 【 3.】?jī)H選中 Type 框中 input 和 output 項(xiàng) ,選擇 list,可得所有的 input 和 output,單擊可使用節(jié)點(diǎn)或組送到所需項(xiàng)。 【 4.】選擇向右箭頭 ,把選中的節(jié)點(diǎn)或組送到右窗口。 【 5.】選擇 OK,出現(xiàn)波形編輯器。 【 6.】選擇好 File \End Time 和 Options\Grid Size。如圖 120 所示。 EDA實(shí)驗(yàn)補(bǔ)充教材 89 圖 120 將輸入 A,B,C 在前 10ns 中 ,編輯為 000。第二個(gè) 10ns 中 ,編輯為 001。 第三個(gè) 10ns 中 ,編輯為 010。如圖 121 所示。 圖 121 【 7.】選擇 File\Save as,在 File Name 框中 ,自動(dòng)出現(xiàn) ,若不是 ,則輸入 。 【 8.】選擇 OK,存盤。在 MAX+plusⅡ菜單中 ,選擇 Simulator,出現(xiàn)圖 122。 EDA實(shí)驗(yàn)補(bǔ)充教材 90 圖 122 【 9.】選擇 OK 后 ,若無(wú)錯(cuò)誤 ,則顯示零錯(cuò)誤零警告框。在此框上 ,單擊 OK,出現(xiàn) 圖 123 波形框 ,觀察功能波形圖是否正確。 圖 123 【 10】移動(dòng)參考線 ,可觀察此時(shí)參考線位置數(shù)據(jù) ,數(shù)據(jù)值顯示在第二列。 【 11】觀察波形圖時(shí) ,也許會(huì)發(fā)現(xiàn)輸出 波形并沒(méi)有完全對(duì)應(yīng)輸入波形 ,這是由 延時(shí)產(chǎn)生的。 7. ※在平面圖編譯器中觀察加載結(jié)果及手動(dòng)配置 (不必做 )； 【 1.】從 MAX+plusⅡ菜單中 ,選取 Floorplan Editor 菜單項(xiàng)。平面圖編譯窗 口將被打開 ,并且此項(xiàng)目選擇的器件結(jié)構(gòu)同時(shí)顯示出 ,如圖 124 所示。器件視圖有兩種顯示方法 :器件俯視圖和邏輯陣列塊圖。通過(guò) LayoutLAB View 或 Device View 實(shí)現(xiàn)。 EDA實(shí)驗(yàn)補(bǔ)充教材 91 圖 124 【 2.】可以通過(guò)編譯器窗口左面的按鈕放大、縮小和觀察布線情況 ,如圖 125。 圖 125 EDA實(shí)驗(yàn)補(bǔ)充教材 92 【 3．】通過(guò)選中 LAB 圖中的 I/O 或 LAB,再選中圖 124 中右上角標(biāo)有帶眼睛圖 標(biāo) ,可以將窗口轉(zhuǎn)到圖形編輯器或文本編輯器窗口 ,找到放入圖 123 中 I/O 或 LAB 的具體電路。 【 4．】在圖形編輯器或文本編輯器窗口中 ,選中某電路 ,再選圖 124 中右上角 標(biāo)有帶眼睛圖標(biāo) ,可以將窗口轉(zhuǎn)到圖 124 中 I/O 或 LAB 窗口。 【 5．】手動(dòng)配置 :選中 LayoutCurrent 后 ,器件 LAB 圖中的邏輯及引腳全部裝 入到未分配節(jié)點(diǎn)和引腳窗口?？捎檬髽?biāo)左鍵按住未分配節(jié)點(diǎn)和引腳窗口中的節(jié)點(diǎn)和引腳 ,拖入到 LAB 圖中 ,拖到合適的位置 ,松開鼠標(biāo) ,這樣把引腳或邏輯放到了理想的位置。若想將新分配的邏揖和引腳加載到芯片 ,心須重新編譯。 8．用 JDEE— 7 實(shí)驗(yàn)箱下載； 這一部分的工作要求學(xué)生用編譯后的文件 , 下載到 Altera 的 EPM7128SLC15 芯片上 ,完成所設(shè)計(jì)的邏輯功能。 【 1．】完成以下的幾個(gè)步驟 ? 頂層圖的設(shè)計(jì) 。 ? 功能模擬通過(guò) 。
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號(hào)-1