freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

soc分類及其技術(shù)發(fā)展趨勢(編輯修改稿)

2025-09-25 23:21 本頁面
 

【文章內(nèi)容簡介】 和 I/O 模塊等構(gòu)成。XPP 具有自動(dòng)重構(gòu)流和處理數(shù)據(jù)流,突破了傳統(tǒng)的馮 .諾依曼指令流模式 。 由于高度規(guī)整化,很容易獲得指令級(jí)平行 9 Design For Test 可測性設(shè)計(jì) 10 BuitIn Self Test 內(nèi)置式自測 11 靜態(tài)電流測試 12 Joint Test Action Group 13 enhanced JTAG 14 Input Vector Control 15 Basic Input Output System 基本輸入 /輸出系統(tǒng) 16 Board Support Package 板級(jí)支持包,是介于主板硬件和操作系統(tǒng)之間的一層 17 Processing Array Elements 18 Configuration Management 性和流水線效率。 Triscend 公司 就選用了 CSoC 技術(shù)路線。 SoPC 技術(shù)特點(diǎn) SoPC 是一種特殊的片上系統(tǒng),是可編程系統(tǒng),具有靈活的設(shè)計(jì)方式,可裁剪、可擴(kuò)充、可升級(jí),并具備軟硬件在線系統(tǒng)開發(fā)中可編程的功能,結(jié)合了 SoC 和 FPGA 各自的優(yōu)點(diǎn) [6][7],一般具備以下基本特征: 1. 至少包含一個(gè)以上的嵌入式處理器 IP 核 2. 具有小容量片內(nèi)高速 RAM 資源 3. 豐富的 IP 核 資源可供靈活選擇 4. 足夠的片上可編程邏輯資源 5. 處理器調(diào)試接口和 FPGA 編程接口共用或并存 6. 可能包含部分可編程模擬電路 SoPC 結(jié)構(gòu)框圖 如圖 2所示。除了上述特點(diǎn)外,還涉及目前已引起普遍關(guān)注的軟硬件協(xié)同設(shè)計(jì)技術(shù)。由于 SoPC的主要邏輯設(shè)計(jì)是在可編程邏輯器件內(nèi)部進(jìn)行,而 BGA19封裝已被廣泛應(yīng)用在微封裝領(lǐng)域中,傳統(tǒng)的調(diào)試設(shè)備,如:邏輯分析儀和數(shù)字示波器,已很難進(jìn)行直接測試分析,因此,必將對以仿真技術(shù)為基礎(chǔ)的軟硬件協(xié)同設(shè)計(jì)技術(shù)提出更高的要求。同時(shí),新的調(diào)試技術(shù)也已不斷涌現(xiàn)出來,如 Xilinx 公司的片內(nèi)邏輯分析儀 Chip Scope ILA 就是一種價(jià)廉物美的片內(nèi)實(shí)時(shí)調(diào)試工具;而在應(yīng)對復(fù)雜設(shè)計(jì)方面,諸如 Xilinx 公司的 System Generator for DSP 就是一個(gè)利用可編程硬件邏輯實(shí)現(xiàn)數(shù)字信號(hào)處理算法的強(qiáng)大輔助工具。 19 Ball Grid Arrays 球格陣列 圖 1. 基于 XPP/Leon 的 CSoC 體系結(jié)構(gòu) JTAG PLL UART 外部存儲(chǔ)器接口 跟蹤 模塊 定時(shí)器 中斷控制器 看門狗定時(shí)器 256KB SRAM ARM922T APEX20K 128KB DPRAM 圖 2. SoPC 結(jié)構(gòu)框圖 ASIC SoC 技術(shù)特點(diǎn) ASIC SoC 是一種面向特定應(yīng)用的片上系統(tǒng),具有高性能、強(qiáng)實(shí)時(shí)、高可靠、低功耗、低成本化等特點(diǎn),一般具備以下基本特征: 1. 至少有一個(gè)以上的 CPU 核 2. 具有規(guī)范的總線架構(gòu)(如 AMBA20) 3. 具有 RAM21資源(或片上訪存控制器) 4. 具有適量的 I/O 設(shè)備(包括模擬的) 5. 具有可擴(kuò)展的接口(如 PCI22) 6. 具有可在線調(diào)試口( eJTAG) 7. 具有可測試性電路 20 Advanced Microcontroller Bus Architecture 21 RandomAccess Memory 隨機(jī)存取存儲(chǔ)器 22 Peripheral Component Interconnect 外圍設(shè)備互連 ASIC SoC 一般是基于 IP 核或 SoC 開發(fā)平臺(tái)的產(chǎn)品,需要專門技術(shù)、 IP 庫、 SoC 總線架構(gòu)和嵌入式軟件支持(包括 BIOS、 OS) ,需要廣泛的多功能 IP 核和將客戶邏輯與之集成在一起的設(shè)計(jì)藝術(shù),以滿足客戶產(chǎn)品開發(fā)的需求。 SoC設(shè)計(jì)者通過重用證明了的 IP 核,不僅利用了最新工藝技術(shù)優(yōu)勢,而且減少了開發(fā)周期和風(fēng)險(xiǎn)。 目前 SoC 總線架構(gòu)有很多種,如 IBM 公司的 CoreConnect、 ARM 的 AMBA、 Silicore 公司的 Wishbone、 MIPS技術(shù)公司 的 SOCit 和 CoreFram 等。可喜的是國內(nèi)也有許多自主知識(shí)產(chǎn)權(quán)的總線架構(gòu),如 L*BUS(中科院計(jì)算所,如圖 3 所示) ,C*BUS(蘇州國芯)等。每一種總線架構(gòu)都是為滿足其特定應(yīng)用領(lǐng)域的要求而發(fā)展起來的。有些適合低端嵌入式產(chǎn)品,有些適合手持產(chǎn)品,有些適合高能性產(chǎn)品,各有自己的優(yōu)勢。 SoC 的發(fā)展離不開功耗、性能、成本、可測性、可靠性、 IP 核可復(fù)用性、平臺(tái)技術(shù)支持性和軟硬件協(xié)同開發(fā)性等方面制約。需要開發(fā)者具有強(qiáng)大的計(jì)算機(jī)體系結(jié)構(gòu)背景知識(shí),才能支持其得到快速發(fā)展。 SoC 的分類原則 SOC 按照其所采用的體系結(jié)構(gòu)可分類如下: 一 種是基于指令流計(jì)算的體系結(jié)構(gòu),典型代表是傳統(tǒng)的 ASIC SoC。這一類型中按照其指令流和數(shù)據(jù)流的控制情況又可分為 SISD(單指令流 單數(shù)據(jù)流 )、 SIMD(單指令流 多數(shù)據(jù)流 )、 MISD(多指令流 單數(shù)據(jù)流 )和 MIMD(多指令流
點(diǎn)擊復(fù)制文檔內(nèi)容
環(huán)評公示相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖片鄂ICP備17016276號(hào)-1