動(dòng)態(tài)時(shí)鐘配置下的soc低功耗管理(編輯修改稿)
2025-04-05 21:22 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 不同的解決方案。從芯片的系統(tǒng)級(jí)（architecture）角度考慮，有低功耗總線設(shè)計(jì)、低功耗存儲(chǔ)系統(tǒng)設(shè)計(jì)、低功耗時(shí)鐘網(wǎng)絡(luò)設(shè)計(jì)、開(kāi)發(fā)系統(tǒng)的休息模式、時(shí)鐘門(mén)控等技術(shù)；從芯片的行為級(jí)（RTL）角度考慮，有信號(hào)門(mén)控、預(yù)前計(jì)算、操作數(shù)分離、狀態(tài)機(jī)優(yōu)化、并行和流水結(jié)構(gòu)等技術(shù)；從芯片的門(mén)級(jí)（gate）角度考慮，有緩沖插入、提取因子、單元縮放、管腳交換、相位配置等技術(shù)[4]。從越高的抽象層次去考慮功耗問(wèn)題，芯片功耗優(yōu)化的幅度就越顯著?！ ”疚乃岢龅幕趧?dòng)態(tài)配置時(shí)鐘的S
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1