【正文】 用系統(tǒng)一樣，一個完成的 DSP 應用系統(tǒng)必須具有仿真器的標準接口，用戶可以通過 PC 調(diào)試、下載應用軟件到指定的應用板。每個空間的長度都是 1K 字，其中 M0 映射到 0x00 0000~0x00 03FF 空間， M1 映射到到0x00 0400~0x00 07FF 空間。 F2812 芯片內(nèi)部有一個 Boot ROM 存儲器，它是掩模型片內(nèi)存儲器，并在出廠時固化了 Boot Loader 軟件。 2．禁止帶電插拔 JTAG 接頭。當 F2812 芯片的 160 管腳 XRS接地時，也起到復位的功效。在做實驗時，曾經(jīng)用過一般的開關電源，在采集的過程中出現(xiàn)很多的尖峰毛刺，雖然用中值濾波可以把尖峰濾掉，但是濾波處理會占用 DSP 芯片的處理時間，降低了系統(tǒng)的效率。 S/W：軟件立即啟動（用 SOC SEQn 位）； EVA：事件管理器 A（ EVA 中的多個事件源可以 啟動轉換）； EVB：事件管理器 B（ EVB 中的多個事件源可以啟動轉換）； 外部引腳： ADCSOC 引腳。 xx 大學學士學位論文 13 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 6 J un 200 9 S he e t of F i l e : D : \ P R O G R A M F I L E S \ P R O T E L 99S E \ E X A M P L E S \M yD e s i gn .dd bD r a w n B y :D V ddI O P 4I O P A 2I O P A 3E A 12E A 13E A 14E A 15I S I E E X T _/ I N T 1M C L K XA D X _R S T ( M F S X )D 0~ D 15V s sC1T M S 320 F 2812W R FDB V ddH O L D AH O L D BH O L D CA0A1A2C S E O C C L KR E S E TD A T A 0~ D A T A 15R D B G N DADDB Y T EC2A D S 83648: 1O E + 圖 31 DSP 和 ADS8364 接口電路 采用 F2812 自帶的 ADC 模塊 TMS320F2812 自帶的 ADC 模塊是一個 12 位帶流水線的模數(shù)轉換器（ ADC），它有 16 個通道，可配置為 2 個獨立的 8 通道模塊，分別服務于事件管理器 A 和 B，兩個獨立的 8 通道模塊也可以級聯(lián)構成 16 通道模塊。這里選用 16 位并行輸出的 A/D 轉換芯片 ADS8364， ADS8364 與 TMS320F2812的接口電路如圖 31 所示 ADS8364 的特點 是片選信號 CS、輸入時鐘 CLK、數(shù)據(jù)輸入及控制信號均可以和 TMS320F2812 直接連接。當片內(nèi)存儲器不夠用時，有必要 采用告訴可讀寫的片外存儲器景泰 RAM（ SRAM）， SRAM 與 DSP 連接簡單，能被 DSP 全速訪問 [16]。使其成為 PC 機的外圍設備擴展中應用日益廣泛的接口標準。 7． 工作環(huán)境溫度： 40~85 攝式度。硬件乘法器功能是 DSP 實現(xiàn)快速運算的重要保障。 微處理器的選型 目前 的微處理器分為通用處理器、單片機和 DSP 三大類。 第三章介紹了采集處理系統(tǒng)的硬件電路設計，包括 DSP 電源電路、 AD 轉 xx 大學學士學位論文 4 換模塊、時鐘電路、復位電路、 JTAG 接口、 DSP 外部擴展存儲器的接口電路以及 DSP 和 USB 的接口電路等。例如語音識別系統(tǒng)在輸出端并不是模擬信號而是識別結果，如數(shù)字、文字等。 數(shù)字信號處理器 (DSP)是一種特別適合于各種數(shù)字信號處理運算的微處理器，也是嵌入式處理器的一種．通常，嵌入式處理器包括微處理器、微控制器、數(shù)字信號處理器和單片機等。這款 DSP 有豐富的片內(nèi)外設，用它作為處理器進行電路設計，可以使電路結構設計簡單，成 本低廉、開發(fā)周期較短。由于需要采集處理的圖像數(shù)據(jù)量較大， F2812 內(nèi)部的存儲資源無法滿足要求，本文結合 DSP 芯片存儲結構的特點，給出了擴展片外存儲器的接口設計方案。與其他通信接口比較， USB 接口的最大特點是易于使用，這也是 USB 的主要設計目標。如果算法運算太大不能在硬件上實時運行，則必須重新修改過簡化算法。其中它的通用 12 位 16 通路 A/D 電路、定時器、脈寬調(diào)制PWM 電路、捕捉器、光電編碼器、串行通信接口、看門夠等片內(nèi)外設為 DSP應用于智能測控、電機控制、電力電子技術等領域提供了豐富的資源。通用 DSP 芯片一般具有如下主要特點 [810]： 1． 多總線結構。 DSP 的選型主要考慮處理速度、功耗、程序存儲器和數(shù)據(jù)存儲器的容量、片內(nèi)的資源，如定時器的數(shù)量、 I/O 口的數(shù)量、中斷數(shù)量、 DMA 通道數(shù)等。模數(shù)轉換單元的數(shù)字電路包括可變成轉換序列器、結果寄存器、與模擬電路的接口、與芯片的外設總線的接口以及其他片上模塊的接口。集成的 USB 收發(fā)器通過 USB 電纜 D+和 D— 的連接到主機，串行接口引擎進行數(shù)據(jù)的編碼和解碼、完成錯誤檢驗、位填充和其他 USB 需要的信號級任務 [1415]。該芯片是 512K 16bit 的告訴 CMOS 靜態(tài)存儲器，存取速度為 12ns，采用 供電。 ADS8364 模數(shù)轉器中的 6 個 16 位 AD 準換通道可以成對同步工作。 2．兩個采樣和保持器（ S/H）。 F2812 芯片需要 I/O（ ）先上電，內(nèi)核（ ）后上電，這與 TI 其它型號 DSP 的上電次序不同，因此在電源電路 的設計中要格外注意。 在設計時鐘電路和設置時鐘倍頻時，要注意切忌倍頻系數(shù)與外部時鐘源頻率的乘積大于 F2812 的最高主頻 150MHz，否則芯片將不能正常工作。需要注意的是，當器件復位時，總是從向量表中獲取復位向量。 F2812 芯片的 CPU 并不包含任何存儲器，但是可以通過多總線訪問芯片內(nèi)部或外部擴 展的存儲器。引導成功后，通過軟件使能內(nèi)部的 ROM，以便可以訪問存放在 ROM 中的外部空間。本系統(tǒng)使用的是 TMS320F2812 芯片，我們先介紹一下該芯片的資源分配狀況和地址空間分配圖，之 后，根據(jù)系統(tǒng)的要求，設計出外擴存儲器的配置方案。 XRS還是看門狗復位輸出管腳，當看門狗產(chǎn)生復位時， DSP 將該引腳驅動為低電平，看門狗產(chǎn)生復位期間，低電平將持續(xù) 512 個 XCLKIN 周期。 基于 PLL 的時鐘模塊提供了兩種操作模式，一種是晶振操作，該方式允許使用外部晶振給芯片提供時基；一種是外部震蕩器輸入到 X1/CLKIN 引腳 [11]。 11． 在雙排序模式時， EVA 和 EVB 可以獨立的觸發(fā) SEQ1 和 SEQ2。 兩個 8 通道模塊能夠自動排序，每個模塊可以通過多路選擇器（ MUX）選擇 8 通道中的任何一個通道。 ADS8364 是高速、低功耗、 6 通道同步采樣的 16 位模數(shù)轉換器。存儲器的存儲速度必須要與 CPU 的速度匹配起來。目前，在國內(nèi)應用較多的 USB 的控制器主要有 National Semiconductor 的 USBN9602 系列、 Philips的 PDIUSBD12 系列、 SCANLOGIC 的 SLUR 系列以及 Cypress 的 FZUSB 系列。所以本系統(tǒng)選用 TMS320F2812 作為主處理器，如圖22 是這款芯片的功能框圖。 4． 快速的指令周期。這一性能決定了 DSP 的應用領域主 要集中在較復雜的算法處理中，如：數(shù)字圖象處理、數(shù)字語音編碼等領域 ，而單片機則主要用于工業(yè)控制等對處理速度和處理性能要求較抵的環(huán)境 [7]。它由機械運動、傳感器、數(shù)據(jù)采集、數(shù)據(jù)處理等幾個部分組成。信號處理部分包括系統(tǒng)的輸入和輸出、數(shù)據(jù)的處理、各種算法的實現(xiàn)、數(shù)據(jù)顯示和傳輸?shù)?，非信號處理部分則包括電源、結構、可靠性和可維護性等。 DSP 芯片在 的高速 信號處理方面具有速度快、運算性能好等優(yōu)點，內(nèi)部采用改進的哈佛結構，使得微處理器 的并行處理能力大大增強 [24]。 根據(jù)系統(tǒng)的結構與功能要求，經(jīng)過兩種方案的比較，決定選用 DSP 芯片 自帶的 AD 模塊作為系統(tǒng)的模數(shù)轉換模塊。經(jīng)過試驗結果檢驗， F2812 內(nèi)部模數(shù)轉換器精度能滿足系統(tǒng)的要求，本文還提出了提高轉換精度、消除干擾的一些措施。而在計算機接口技術方面，通用串行總線（ Universal Sraial Bus,簡稱 USB）近幾年得到了長足的發(fā)展。如圖 12 是 DSP 系統(tǒng)設計的一般方法。它通過傳感器部分將光學標記信號轉化為電信號，再通過數(shù)據(jù)采集部分將電信號轉化為數(shù)字信號，并由數(shù)字信號處理部分進行相應的處理，根據(jù)采集到的數(shù)據(jù)結果來控制設備進行相應的運動，并且將采集處理后的結果傳誦到計算機系統(tǒng)。 DSP 芯片也稱數(shù)字信號處理器，是一種特別適合于進行數(shù)字信號處理運算的微處理器，其主要應用是實時快速的實現(xiàn)各種數(shù)字信號處理算法。 CMOS 技術、先進的工藝及集成電路的優(yōu)化設計、工作電壓的下降（ 5V， ， ），使得 DSP 芯片的主頻不斷提高。 本系統(tǒng)用到模數(shù)轉換器就是這款 DSP 的片上自帶的模數(shù)轉換模塊 (ADC)。其中前兩種屬于專 用的 USB 接口芯片，使用時需外接微控制器；而后兩者 xx 大學學士學位論文 10 屬于內(nèi)嵌通用微控制器的 USB 控制芯片。存儲器的價格主要由兩個方面決定，一是存儲本身的價格，而是存儲器模塊中附加電路的價格，后一類價格也叫固定開銷，因為對不同容量的模塊，這種價格幾乎是一樣的。 ADS8364采用 +5V 工作電壓，并帶有 80dB 共模抑制的全差分輸入通道以及 6 個模數(shù)轉換器、 6 個差分采樣放大器。在級聯(lián)的模式下，自動排序器將變成 16 通道，對于每個通道而言，一旦 ADC 轉換完成，將會把轉換結果存儲到結果寄存器（ ADCRESULT）中。 12． 采樣保持（ S/H）獲取時間窗具有單獨的預分頻控制。F2812 的主頻最高可達 150MHz，如果外部時鐘源也選擇為 150MHz，那么將隊周邊電路產(chǎn)生較強的高頻干擾，影響系統(tǒng)的穩(wěn)定性。 當復位信號被確認后， F2812 的處理器進入了一個確定的狀態(tài)。 F2812 存儲資源分配情況 1． F2812 的外部存儲空間 本系統(tǒng)采用的 DSP 具有豐富的內(nèi)部存儲器，使用片內(nèi)存儲器有三個優(yōu)點：高速執(zhí)行（不需要等待）、低開銷、低功耗，充分利用內(nèi)部存儲器可以使 DSP系統(tǒng)的整體性能達到最佳。 2． F2812 的外部存儲空間 TMS320F2812 的外部接口如圖 38 所示，可分為 5 個固定的存儲映像區(qū)域，每個外部接口 XINTF 區(qū)都有一個片選。將固化程序到 Flash 存儲器后，在上電運行時實現(xiàn)程序搬移到內(nèi)部存儲器中，提高了系統(tǒng)的執(zhí)行效率。復位程序引導（ boot）完成后，用戶需要重新初始化 PIE 中斷向量表，應用程序使能 PIE中斷向量表，中斷將從 PIE 向量表 中獲取向量。 表 31 PLL（鎖相環(huán)）倍頻系數(shù)選擇 PLLCR 寄存器第 3~0 位 系統(tǒng)的時鐘頻率 0000 CLKIN=OSCCLK/2 0001 CLKIN=（ OSCCLK*） /2 0010 CLKIN=（ OSCCLK*） /2 0011 CLKIN=（ OSCCLK*） /2 0100 CLKIN=（ OSCCLK*） /2 0101 CLKIN=（ OSCCLK*） /2 0110 CLKIN=（ OSCCLK*） /2 0111 CLKIN=（ OSCCLK*） /2 1000 CLKIN=（ OSCCLK*） /2 1001 CLKIN=（ OSCCLK*） /2 1010 CLKIN=（ OSCCLK*） /2 ?? 保留 利用 DSP 內(nèi)部的 PLL 鎖相環(huán)， 30MHz 頻率 輸入，利用 PLL 倍頻至 150M這里設置 PLLCR 的 3， 2， 1， 0 位為 1010，利用公式時鐘輸入 CLKIN=（ OSCCLK ） /2，可驗證得到 CLKIN=150MHz， 最好 等于 F2812 芯片的最高主頻。 如圖 34 DSP 的電源供電電路。 ADC 模塊主要包括以下特點： 1． 12 位模數(shù)轉換模塊 ADC。 ADS8364 的 6 個模擬輸入分為三組（ A、 B 和C），每個輸入端都有一個 ADC 保持信號來保證幾個通道能同時進行采樣和轉換 [21]。 綜合系統(tǒng)需求和上述要點，數(shù)據(jù)緩沖采用 ISSI 公司 16M 大容量 RAM 器件IS61LV51216[17]。這款芯片遵從 規(guī)范，在芯片上集成 USB 收發(fā)器（ USB Transceiver），串行接口引擎（ Serial Interface Engine， SIE）， CPU（增強型 8051微控制器）和一個通用可編程 GPIF 接口（ General Programmable Interface，GPIF） [13]。模數(shù)轉換單元的模擬電路包