【正文】 Boot Loader 軟件根據(jù)引擎引導模式（ Boot Mode）信號確定上電時的引導裝載方式。 F2812 芯片包含兩個單周期快速仿問的存儲器， M0 和 M1。 3．正確的操作順序是：先退出計算機系統(tǒng)的訪真窗口，然后再將 DSP 應用板斷電，否則可能出現(xiàn)仿真器不能正常運行的情況。 這個電路 也同時為 68013 芯片提供了復位信號。 系統(tǒng)中手動復位的電路如圖 36 所示。 CY7C68013 用自己的片內晶振電路和一個外部24MHz 晶振組成系統(tǒng)的時鐘電路。更換成高性能的電源后，采集結果明顯改善，所以在選用電源時要注意電源的質 量，特別是開關電源，它的電源紋波不能太大，否則會對高頻系統(tǒng)造成很大的干擾。為了使輸入電源更穩(wěn)定，對于前端輸入的 +5V 電壓，用 47uF 的電容對它進行濾波，同樣為了使 DSP 的供電電源更穩(wěn)定，我們對兩片電源芯片的輸出電源也做了濾波處理，分別在 + 和 + 處用 10uF 的電容濾波。 9． 靈活的中斷控制機制，允許在每一個或每隔一個轉換序列結束（ EOS）時產生中斷請求。 4．模擬輸入電壓范圍 0~3V。盡管在模數(shù)轉換模塊中有多個輸入通道和倆個排序器，但僅有一個轉換器。對于每一個讀操作， ADS8364 均輸出 16 位數(shù)據(jù)，地址 /模式信號（ A0、 A A3）可以選擇如何從 ADS8364 讀取數(shù)據(jù)，也可以選擇單通道、單周期或 FIFO 模式。另外， ADS8364 可以和F2812 使用一樣的 電源，因此省去了電源變換。 xx 大學學士學位論文 11 電源芯片：系統(tǒng)中所需的電源有四種： +12V、 +5V、 + 和 +。 外部存儲器的選擇主要考慮的因素：存儲容量、存儲速度、價格和功耗。這種全面集成的解決方案，占用更少的電路板空間，并縮短了開發(fā)時間。 由于 USB 市場被業(yè)界廣泛看好，國際上很多大的半導體廠商都爭先推出各自的 USB 接口解決方案，歸納起來可分為兩種：一種是采用 普通單片機加上USB 專用芯片方法；另一種方法是采用內嵌通用微控制器的 USB 控制芯片，是在通用微控制器的基礎上擴展了 USB 功能。當然系統(tǒng)也可采用專用的 ADC 芯片，如 6 通道 16 位的 ADS8364 模數(shù)轉換芯片、 8 通道 14 位的MAX125 模數(shù)轉換 芯片。 圖 22 TMS321F2812 的功能框圖 本系統(tǒng)選用 TMS329F2812 作為主處理器主要基于以下幾點考慮，首先它的主頻高，可以滿足系統(tǒng)的需要；其次它本身具有 ADC 模塊和片內的大容量 xx 大學學士學位論文 9 FLASH 方便系統(tǒng)實現(xiàn)、降低成本；有著較多的 I/O 可以靈活的配置，多達 56個可配置通用目的 I/O 引腳，可以很方便的實現(xiàn)系統(tǒng)對 USB 接口時序控制。而 TMS320F281x 系列數(shù)字信號處理器是 TI 公司最新推出的數(shù)字信號處理器，該 處理器是基于 TM320C2xx 內核的定點數(shù)字信號處理器 [11]。在一 般計算機上，算術邏輯單遠（ ALU）只能完成倆個操作數(shù)的加、減法及邏輯運算，而乘法（或除法）則由加法和移位來實現(xiàn)。諾伊曼結構的，其取指令、取數(shù)據(jù)都是通過同一條總線完成的，因此必須分時進行，在高速運算時，往往傳輸通道上會出現(xiàn)瓶頸效應。 DSP 與單片機、傳統(tǒng)的通用微處理器相比具有很大的優(yōu)越性。系統(tǒng)的工作流程為：本數(shù)據(jù)采集處理系統(tǒng)通過 USB 接口接受 PC 機命令，進行數(shù)據(jù)采集與數(shù)據(jù)傳輸；啟動步電機控制傳感器采集數(shù)據(jù)然后變?yōu)殡娦盘枺辉?經過信號調理達到 DSP 的輸入電壓標準后，使用 F2812 芯片內部的模數(shù)轉換模塊（ ADC）進行數(shù)據(jù)的采集及 A/D 轉換；轉換后的數(shù)據(jù)預先存儲到片外的 RAM中，再經 DSP 進行前端的數(shù)字信號處理后，通過 USB 總線傳給上位機，并在上位機上進行存儲、顯示和分析。 第四章介紹了系統(tǒng)的軟件流程圖，并分成 DSP 設計和 USB 設計倆大部分對系統(tǒng)的軟件實現(xiàn)方案進行了分析，并對 DSP 初始化以及 DSP 和 USB 的接口軟件設計進行了詳細的論述。這 些 核心包括 DSP、USB、存儲器等，研究的主要內容在硬件上主要為核心組件的接口設計，軟件上包括數(shù)字信號處理算法、采集控制及驅動設計等。有的系統(tǒng)的輸入 信號本身就是一個數(shù)字信號，顯然不必再進行模數(shù)變換了。易于使用還表現(xiàn)在 USB 接口支持熱插拔，并且所有的配置過程都由系統(tǒng)自動完成 ，無需用戶干預 [5] 。隨著計算機和信息產業(yè)的告訴發(fā)展，特別是數(shù)字信號處理器的誕生與快速發(fā)展，使各種數(shù)字信號處理算法得以實施實現(xiàn)，使得數(shù)字信號處理學科在理論和方法上都獲得了迅速發(fā)展。并詳細介紹了作為通信接口的 USB 固件的開發(fā)流程。系統(tǒng)選用 USB 作為和上位機通信的接口，實現(xiàn)處理數(shù)據(jù)的上傳以及上位機對 DSP 的控制。本文闡述了一種基于數(shù)字信號處理器的高速數(shù)據(jù)采集系統(tǒng)的總體設計方法，分析了該系統(tǒng)在設計實現(xiàn)過程中需要解決的一些技術問題和難點，并對系統(tǒng)各部分功能的實現(xiàn)方法作出了詳細的分析和介紹。 由于本文所用的核心處理器 TMS320F2812 上電順序與其它 DSP 不同， CPU核先上電 I/O 外設后上電，針對這一問題，本文給出了一種電源供電設計方案，解決了上電順序的問題。 數(shù)據(jù)采集是獲取信息的基本手段，數(shù)據(jù)采集技術作為信息科學的一個重要分支，與傳感器、信號測量與處理、微型計算機等技術為基礎而形成的一門綜合應用技術，它研究數(shù)據(jù)的采集、存儲、處理及控制等作業(yè)，具有很強的實用性?，F(xiàn)在生產的 PC幾乎都配備了 USB 接口， Microsoft 的 Window9 NT 以及 Linux、 FreeBSD 等流行操作都增加了對 USB 的支持。根據(jù)耐奎斯抽樣定理，為保持信息不丟失，抽樣頻率必須至少輸入帶限信號最高頻率的 2 倍。當然， DSP 系統(tǒng)的開發(fā)，特別是軟件開發(fā)是一個需要反復進行 的過程，雖然通過算法模擬基本上可以知道實時系統(tǒng)的性能，但實際上模擬環(huán)境不可能做到與實時系統(tǒng)環(huán)境完全一致，而且將模擬算法移植到實時系統(tǒng)時必須考慮算法是否能夠實時運行的問題。 論文的 章節(jié)安排 本論文共分為 四 章，各章的內容安排如下： 第一章概述了課題“基于 DSP 的數(shù)據(jù)采集處理系統(tǒng)的設計與實現(xiàn)”的提出和意義，并對所要研究的內容進行了總結。這是一款 32 位 DSP 芯片，它的體系結構是專為實時控制及實時信號處理而設計，其所配置的 片內外設為本系統(tǒng)提供了一個理想的解決方案。 系統(tǒng)的器件選型 本系統(tǒng) 設計的目的在于開發(fā)體積小、成本低的采集處理系統(tǒng)。隨著信息技術的不斷發(fā)展 DSP 必將得到更加廣泛的應用。在執(zhí)行本條指令的同時，下面的指令已依次完成取操作數(shù)、解碼、去指令操作，從而在不提高時鐘頻率的條件下減少了每條指令的執(zhí)行時間。隨著微電子技術的發(fā)展以近 RISC 設計思想在DSP 芯片設計和生產中的全面體現(xiàn)，工作頻率將繼續(xù)提高，指令周期進一步縮短。 4． 豐富的片內外設： ? 倆個事件管理器 EVA 和 EVB，每個事件管理器模塊包括定時器、比較器、捕捉單元、 PWM 邏 輯電路、正交編碼脈沖電路以及中斷邏輯電路等； ? 一個模數(shù)轉換模塊 ADC（ AnalogtoDignal Converter）； ? 3 個 32 位的 CPU 定時器； 2 個異步串行通信接口 SCI（ Serial Communications Interface）； ? 一個高速同步串行口 SPI（ Serial Peripheral Interface）； ? 最高通信速率可達到 1Mbps 的增強型 CAN 接口（ Enhanced Controller Area Network）； ? 多通道緩沖串行接口 McBSP（ Multichannel Buffered Serial Port）； xx 大學學士學位論文 8 ? 56 個通用目的數(shù)字量 I/O 即 GPIO 模塊； ? 一個 標準 JTAG 接口 (仿真接口 )； 5． 三個外部中斷，可擴展的外設中斷模塊支持 45 個外設中斷源。模數(shù)轉換單元的模擬電路包括前向模擬多路復用開關 (MUXs)、采樣 /保持 (S/H)電路、變換內核、電壓參考以及其他模擬輔助電路。Play）等優(yōu)點，已逐漸成為現(xiàn)代數(shù)據(jù)傳輸?shù)陌l(fā)展趨勢 [5][12]。這款芯片遵從 規(guī)范，在芯片上集成 USB 收發(fā)器（ USB Transceiver），串行接口引擎（ Serial Interface Engine， SIE）， CPU（增強型 8051微控制器）和一個通用可編程 GPIF 接口（ General Programmable Interface，GPIF） [13]。但這種 ROM 是無用的，所以DSP 處理系統(tǒng)中除了 DSP 芯片以外，另外不可缺少的器件就是存儲器。 綜合系統(tǒng)需求和上述要點，數(shù)據(jù)緩沖采用 ISSI 公司 16M 大容量 RAM 器件IS61LV51216[17]。下面我們分別介紹兩種方案。 ADS8364 的 6 個模擬輸入分為三組（ A、 B 和C），每個輸入端都有一個 ADC 保持信號來保證幾個通道能同時進行采樣和轉換 [21]。 當 ADS8364 采用 5MHz 的外部時鐘來控制轉換時，它的采樣率是250KHz，同時對應于 4us 的最大吞吐率，這樣采樣和轉換公需花費 20 個時鐘周期，另外，當外部時鐘采用 5Mhz 時， ADS8364 的轉換時間是 ，對應的采樣時間是 。 ADC 模塊主要包括以下特點： 1． 12 位模數(shù)轉換模塊 ADC。 3}。 如圖 34 DSP 的電源供電電路。模擬電源和數(shù)字電源之間可用電容隔開。 表 31 PLL（鎖相環(huán)）倍頻系數(shù)選擇 PLLCR 寄存器第 3~0 位 系統(tǒng)的時鐘頻率 0000 CLKIN=OSCCLK/2 0001 CLKIN=（ OSCCLK*） /2 0010 CLKIN=（ OSCCLK*） /2 0011 CLKIN=（ OSCCLK*） /2 0100 CLKIN=（ OSCCLK*） /2 0101 CLKIN=（ OSCCLK*） /2 0110 CLKIN=（ OSCCLK*） /2 0111 CLKIN=（ OSCCLK*） /2 1000 CLKIN=（ OSCCLK*） /2 1001 CLKIN=（ OSCCLK*） /2 1010 CLKIN=（ OSCCLK*） /2 ?? 保留 利用 DSP 內部的 PLL 鎖相環(huán)， 30MHz 頻率 輸入，利用 PLL 倍頻至 150M這里設置 PLLCR 的 3， 2， 1， 0 位為 1010，利用公式時鐘輸入 CLKIN=（ OSCCLK ） /2，可驗證得到 CLKIN=150MHz， 最好 等于 F2812 芯片的最高主頻。 復位電路 復位電路 在系統(tǒng)的電路設計中是非常重要的。復位程序引導（ boot）完成后，用戶需要重新初始化 PIE 中斷向量表，應用程序使能 PIE中斷向量表，中斷將從 PIE 向量表 中獲取向量。如圖 37 是 F2812 的 JTAG 接口電路。將固化程序到 Flash 存儲器后，在上電運行時實現(xiàn)程序搬移到內部存儲器中，提高了系統(tǒng)的執(zhí)行效率。每個模塊都能獨立訪問，而且每個模塊都 能 映射到程序和數(shù)據(jù)空間 [9]。 2． F2812 的外部存儲空間 TMS320F2812 的外部接口如圖 38 所示，可分為 5 個固定的存儲映像區(qū)域，每個外部接口 XINTF 區(qū)都有一個片選。M0 和 M1 同時映射到程序和數(shù)據(jù)空間，所以 M0 和 M1 既可以執(zhí)行程序也可以存放數(shù)據(jù)變量。 F2812 存儲資源分配情況 1． F2812 的外部存儲空間 本系統(tǒng)采用的 DSP 具有豐富的內部存儲器，使用片內存儲器有三個優(yōu)點：高速執(zhí)行（不需要等待）、低開銷、低功耗，充分利用內部存儲器可以使 DSP系統(tǒng)的整體性能達到最佳。仿真器提供與主機通信的 JTAG 口，主機與目標 DSP 通信是通過 JTAG接口來完成的，這種連接方式對 DSP 目標系統(tǒng)的實時性能沒有太大的影響，片上仿真硬件提供以下功能 [16]： 1． 運行、停止或復位 DSP 芯片； 2． 將代碼和數(shù)據(jù)加載到 DSP 芯片中； 3． 檢查硬件指令或數(shù)據(jù)相關的斷點； 4． 各種計算功能，包括精確到指令周期的剖切（ Profile）功能； 5． 提供主機和目標系統(tǒng)間的實時數(shù)據(jù)交換。 當復位信號被確認后， F2812 的處理器進入了一個確定的狀態(tài)。 XTALIN 和XTALOUT 分別為晶振的輸入和輸出引腳，分別與晶振相連，同時，晶振的兩個引腳分別通過一個 22pF 的負載電容接地。F2812 的主頻最高可達 150MHz，如果外部時鐘源也選擇為 150MHz，那么將隊周邊電路產生較強的高頻干擾，影響系統(tǒng)的穩(wěn)定性。此芯片是一種雙輸出穩(wěn)壓器，也可分別為 DSP 提供 和 的電壓輸出， 和 電壓輸出間隔較小，可近似認為同時上電，在 F2812 為核心處理器的系統(tǒng)中也可以正常使用，為了系統(tǒng)的穩(wěn)定和保護 DSP 的目標出發(fā)，選用兩片電源芯片來 嚴格上電順序，可延長系統(tǒng)使用壽命，提高系統(tǒng)的安全性和穩(wěn)定性。 12． 采樣保持（ S/H）獲取時間窗具有單獨的預分頻控制。每個轉換可以編程選擇 16 個輸入通道中的一個，排序器可以作為兩個獨立的 8 位狀態(tài)排序器或者一個