【正文】 5 個(gè)區(qū)中每一個(gè)區(qū)還可以用指定的等待 狀態(tài)數(shù)、選通信號(hào)建立和保持時(shí)間進(jìn)行編程。在本文設(shè)計(jì)的系統(tǒng)中將 H0 映射到程序區(qū)， M0、 M1 和 H0 的一部分映射到數(shù)據(jù)區(qū)。 F2812 芯片的 CPU 并不包含任何存儲(chǔ)器，但是可以通過多總線訪問芯片內(nèi)部或外部擴(kuò) 展的存儲(chǔ)器。 在保證電路設(shè)計(jì)正確的前提下，還要注意以下幾點(diǎn)： 1．要求安裝仿真器的計(jì)算機(jī)與 DSP 應(yīng)用系統(tǒng)可靠共地。需要注意的是，當(dāng)器件復(fù)位時(shí)，總是從向量表中獲取復(fù)位向量。剛剛給芯片上電時(shí)， F2812芯片處于復(fù)位狀態(tài)。 在設(shè)計(jì)時(shí)鐘電路和設(shè)置時(shí)鐘倍頻時(shí)，要注意切忌倍頻系數(shù)與外部時(shí)鐘源頻率的乘積大于 F2812 的最高主頻 150MHz，否則芯片將不能正常工作。此外選擇 +5V 電源時(shí)，要注意電源的質(zhì)量。 F2812 芯片需要 I/O（ ）先上電，內(nèi)核（ ）后上電，這與 TI 其它型號(hào) DSP 的上電次序不同，因此在電源電路 的設(shè)計(jì)中要格外注意。 8． 多個(gè)觸發(fā)器發(fā)源啟動(dòng) ADC 轉(zhuǎn)換（ SOC）。 2．兩個(gè)采樣和保持器（ S/H）。因此，為了得到最大 的輸出數(shù)據(jù)率，讀取數(shù)據(jù)可以在下一個(gè)轉(zhuǎn)換周期進(jìn)行。 ADS8364 模數(shù)轉(zhuǎn)器中的 6 個(gè) 16 位 AD 準(zhǔn)換通道可以成對(duì)同步工作。 采用 ADS8364 作采集芯片 如果系統(tǒng) 要求模數(shù)轉(zhuǎn)換器的分辨率保證 12 位以上的話， F2812 芯片內(nèi)置的12 位 A/D 轉(zhuǎn)換模塊無法滿足系統(tǒng)分析的要求，那么必須外接 A/D 轉(zhuǎn)換芯片。該芯片是 512K 16bit 的告訴 CMOS 靜態(tài)存儲(chǔ)器，存取速度為 12ns，采用 供電。一個(gè)獨(dú)立系統(tǒng)必須有 EPROM 或 Flash 等非易性存儲(chǔ)器來存放程序、初始化數(shù)據(jù)等。集成的 USB 收發(fā)器通過 USB 電纜 D+和 D— 的連接到主機(jī)，串行接口引擎進(jìn)行數(shù)據(jù)的編碼和解碼、完成錯(cuò)誤檢驗(yàn)、位填充和其他 USB 需要的信號(hào)級(jí)任務(wù) [1415]。基于 USB 的高速數(shù)據(jù)傳輸充分利用 USB 總線的上述優(yōu)點(diǎn)，有效結(jié)局了傳統(tǒng)總線傳輸?shù)娜毕荨Ｄ?shù)轉(zhuǎn)換單元的數(shù)字電路包括可變成轉(zhuǎn)換序列器、結(jié)果寄存器、與模擬電路的接口、與芯片的外設(shè)總線的接口以及其他片上模塊的接口。 6． 功耗低； 128 位的安全密碼。 DSP 的選型主要考慮處理速度、功耗、程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器的容量、片內(nèi)的資源，如定時(shí)器的數(shù)量、 I/O 口的數(shù)量、中斷數(shù)量、 DMA 通道數(shù)等。 3． 專用硬件乘法器。通用 DSP 芯片一般具有如下主要特點(diǎn) [810]： 1． 多總線結(jié)構(gòu)。所以在滿足系統(tǒng)要求的前提下，在器件選擇方面盡可能減少系統(tǒng)資源的冗余，提高系統(tǒng)的集成度。其中它的通用 12 位 16 通路 A/D 電路、定時(shí)器、脈寬調(diào)制PWM 電路、捕捉器、光電編碼器、串行通信接口、看門夠等片內(nèi)外設(shè)為 DSP應(yīng)用于智能測控、電機(jī)控制、電力電子技術(shù)等領(lǐng)域提供了豐富的資源。 第二章從全局出發(fā)探討了基于 DSP 的數(shù)據(jù)采集處理系統(tǒng)的總體設(shè)計(jì)方案，闡述了系統(tǒng)的工作原理，并根據(jù)系統(tǒng)的目標(biāo)要求對(duì)核心處理器及外圍器件的選型進(jìn)行了分析。如果算法運(yùn)算太大不能在硬件上實(shí)時(shí)運(yùn)行，則必須重新修改過簡化算法。圖 11 給出的 DSP 應(yīng)用系統(tǒng)模型是一個(gè)典型的模型，并不是所有的 DSP 系統(tǒng)都必須具有模型中的所有部件。與其他通信接口比較， USB 接口的最大特點(diǎn)是易于使用，這也是 USB 的主要設(shè)計(jì)目標(biāo)。隨著現(xiàn)代科學(xué)技術(shù)的發(fā)展和計(jì)算機(jī)技術(shù)的普及，告訴數(shù)據(jù)采集系統(tǒng)已應(yīng)用于越來越多的場合 ,如通信、雷達(dá)、生物醫(yī)學(xué)、機(jī)器人 和 語音等領(lǐng)域。由于需要采集處理的圖像數(shù)據(jù)量較大， F2812 內(nèi)部的存儲(chǔ)資源無法滿足要求，本文結(jié)合 DSP 芯片存儲(chǔ)結(jié)構(gòu)的特點(diǎn)，給出了擴(kuò)展片外存儲(chǔ)器的接口設(shè)計(jì)方案。 本文設(shè)計(jì)的數(shù)據(jù)采集處理系統(tǒng)采用 TMS320F2812 作為核心處理器完成對(duì)模擬信號(hào)的 采集 和 處理。這款 DSP 有豐富的片內(nèi)外設(shè)，用它作為處理器進(jìn)行電路設(shè)計(jì)，可以使電路結(jié)構(gòu)設(shè)計(jì)簡單，成 本低廉、開發(fā)周期較短。 此外，本文還給出了系統(tǒng)的主要流程圖，并詳細(xì)敘述了系統(tǒng)的軟件設(shè)計(jì)和實(shí)現(xiàn)過程，包括系統(tǒng)的初始化，數(shù)據(jù)采集，模數(shù)轉(zhuǎn)換模塊，數(shù)據(jù)處理算法， 數(shù)據(jù)通信及代碼優(yōu)化等。 數(shù)字信號(hào)處理器 (DSP)是一種特別適合于各種數(shù)字信號(hào)處理運(yùn)算的微處理器，也是嵌入式處理器的一種．通常，嵌入式處理器包括微處理器、微控制器、數(shù)字信號(hào)處理器和單片機(jī)等。作為一種高速總線接口， USB 適用于多種設(shè)備，如數(shù)碼相機(jī)、 MP播放機(jī)、高速數(shù)據(jù)采集設(shè)備等。例如語音識(shí)別系統(tǒng)在輸出端并不是模擬信號(hào)而是識(shí)別結(jié)果，如數(shù)字、文字等。 課題研究的內(nèi)容 本課題 研究如何以 DSP（數(shù)字信號(hào)處理器）和 USB（通用串行接口）為核心構(gòu)建硬件系統(tǒng)平臺(tái)，完成采集處理系統(tǒng)的核心設(shè)計(jì)。 第三章介紹了采集處理系統(tǒng)的硬件電路設(shè)計(jì)，包括 DSP 電源電路、 AD 轉(zhuǎn)換模塊、時(shí)鐘電路、復(fù)位電路、 JTAG 接口、 DSP 外部擴(kuò)展存儲(chǔ)器的接口電路以及 DSP 和 USB 的接口電路等。 圖 21 系統(tǒng)的總體設(shè)計(jì) 框圖 本系統(tǒng) 是一個(gè)高速信號(hào)采集處理系統(tǒng)，其基本結(jié)構(gòu)如圖 21 所示。 微處理器的選型 目前 的微處理器分為通用處理器、單片機(jī)和 DSP 三大類。世界上最早的微處理器是基于馮硬件乘法器功能是 DSP 實(shí)現(xiàn)快速運(yùn)算的重要保障。DSP 的主要供應(yīng)商有 TI， ADI， Motorola， Lucent 和 Zilog 等，其中 TI 占有最大的市場份額。 7． 工作環(huán)境溫度： 40~85 攝式度。該模塊有 16 個(gè)通道，單通道轉(zhuǎn)換的見是 80ns，故 DSP 的最大采樣速度可達(dá)到 。使其成為 PC 機(jī)的外圍設(shè)備擴(kuò)展中應(yīng)用日益廣泛的接口標(biāo)準(zhǔn)。最終， SIE 傳輸來自或?qū)⒁竭_(dá) USB 接口的數(shù)據(jù)。當(dāng)片內(nèi)存儲(chǔ)器不夠用時(shí)，有必要 采用告訴可讀寫的片外存儲(chǔ)器景泰 RAM（ SRAM）， SRAM 與 DSP 連接簡單，能被 DSP 全速訪問 [16]。 其他器件的選型 時(shí)鐘 芯片的選擇：系統(tǒng)中，我們選用了兩種時(shí)鐘 30Mhz 和 24MHz 分別供DSP 和 USB 使用。這里選用 16 位并行輸出的 A/D 轉(zhuǎn)換芯片 ADS8364， ADS8364 與 TMS320F2812的接口電路如圖 31 所示 ADS8364 的特點(diǎn) 是片選信號(hào) CS、輸入時(shí)鐘 CLK、數(shù)據(jù)輸入及控制信號(hào)均可以和 TMS320F2812 直接連接。三個(gè)保持信號(hào)可以啟動(dòng)指定通道的轉(zhuǎn)換，但三個(gè)保持信號(hào)同時(shí)被選通時(shí)，其轉(zhuǎn)換結(jié)果將保存在 6 個(gè)寄存器中。 xx 大學(xué)學(xué)士學(xué)位論文 13 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 6 J un 200 9 S he e t of F i l e : D : \ P R O G R A M F I L E S \ P R O T E L 99S E \ E X A M P L E S \M yD e s i gn .dd bD r a w n B y :D V ddI O P 4I O P A 2I O P A 3E A 12E A 13E A 14E A 15I S I E E X T _/ I N T 1M C L K XA D X _R S T ( M F S X )D 0~ D 15V s sC1T M S 320 F 2812W R FDB V ddH O L D AH O L D BH O L D CA0A1A2C S E O C C L KR E S E TD A T A 0~ D A T A 15R D B G N DADDB Y T EC2A D S 83648: 1O E + 圖 31 DSP 和 ADS8364 接口電路 采用 F2812 自帶的 ADC 模塊 TMS320F2812 自帶的 ADC 模塊是一個(gè) 12 位帶流水線的模數(shù)轉(zhuǎn)換器（ ADC），它有 16 個(gè)通道，可配置為 2 個(gè)獨(dú)立的 8 通道模塊，分別服務(wù)于事件管理器 A 和 B，兩個(gè)獨(dú)立的 8 通道模塊也可以級(jí)聯(lián)構(gòu)成 16 通道模塊。 3．同步或順序采樣模式。 S/W：軟件立即啟動(dòng)（用 SOC SEQn 位）； EVA：事件管理器 A（ EVA 中的多個(gè)事件源可以 啟動(dòng)轉(zhuǎn)換）； EVB：事件管理器 B（ EVB 中的多個(gè)事件源可以啟動(dòng)轉(zhuǎn)換）； 外部引腳： ADCSOC 引腳。本系統(tǒng)電源電路設(shè)計(jì)如圖 所示，在左邊的 TPS75733 使能端接地，即一直都是使能的，當(dāng)其 2 管腳 IN 有 +5V 的輸入信號(hào)時(shí)， 4 管腳 OUT 輸出 + 電壓，此時(shí)為F2812 的 I/O 供電；與此同時(shí)， TPS75733 的管腳 5 置低，使能 TPS76081，輸出為兩個(gè) OUT 管腳（管腳 5 和 6），得到 +，為 DSP 的內(nèi)核供電。在做實(shí)驗(yàn)時(shí)，曾經(jīng)用過一般的開關(guān)電源，在采集的過程中出現(xiàn)很多的尖峰毛刺，雖然用中值濾波可以把尖峰濾掉，但是濾波處理會(huì)占用 DSP 芯片的處理時(shí)間，降低了系統(tǒng)的效率。 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 6 J un 200 9 S he e t of F i l e : D : \ P R O G R A M F I L E S \ P R O T E L 99S E \ E X A M P L E S \M yD e s i gn .dd bD r a w n B y :X 1/ X C K I NX2T M S 320 F 2812C130p FC230p FC122p FC222p F30M H z 24H M zX T A L I NX T A L O U TC Y 7C 680 13xx 大學(xué)學(xué)士學(xué)位論文 18 圖 35 系統(tǒng)的時(shí)鐘 電路 同理，對(duì)于 68013 芯片，我們選用了 24Mhz 的晶振通過內(nèi)部倍頻的方式使芯片達(dá)到理想的工作頻率。當(dāng) F2812 芯片的 160 管腳 XRS接地時(shí)，也起到復(fù)位的功效。復(fù)位完成后， PTE 向量表將被屏蔽。 2．禁止帶電插拔 JTAG 接頭。 F2812 通過 32 位數(shù)據(jù)地址和 22 位程序地址控制整個(gè)存儲(chǔ)器及外設(shè)，最大可尋址 4G 個(gè)字（每個(gè)字 16 位）的數(shù)據(jù)空間和 4M 字的程序空間。 F2812 芯片內(nèi)部有一個(gè) Boot ROM 存儲(chǔ)器，它是掩模型片內(nèi)存儲(chǔ)器，并在出廠時(shí)固化了 Boot Loader 軟件。在一個(gè)讀訪問和寫訪問中，等待的狀態(tài)數(shù)、選通信號(hào)建立時(shí)間均可以被指定 [25]。在這種方式下，同一個(gè)存儲(chǔ)器可被連到倆個(gè)區(qū)或者可用外部解碼邏輯來區(qū)分這倆個(gè)區(qū)。每個(gè)模塊都能獨(dú)立訪問，而且每個(gè)模塊都 能 映射到程序和數(shù)據(jù)空間 [9]。將固化程序到 Flash 存儲(chǔ)器后，在上電運(yùn)行時(shí)實(shí)現(xiàn)程序搬移到內(nèi)部存儲(chǔ)器中，提高了系統(tǒng)的執(zhí)行效率。如圖 37 是 F2812 的 JTAG 接口電路。復(fù)位程序引導(dǎo)（ boot）完成后，用戶需要重新初始化 PIE 中斷向量表，應(yīng)用程序使能 PIE中斷向量表，中斷將從 PIE 向量表 中獲取向量。 復(fù)位電路 復(fù)位電路 在系統(tǒng)的電路設(shè)計(jì)中是非常重要的。 表 31 PLL（鎖相環(huán)）倍頻系數(shù)選擇 PLLCR 寄存器第 3~0 位 系統(tǒng)的時(shí)鐘頻率 0000 CLKIN=OSCCLK/2 0001 CLKIN=（ OSCCLK*） /2 0010 CLKIN=（ OSCCLK*） /2 0011 CLKIN=（ OSCCLK*） /2 0100 CLKIN=（ OSCCLK*） /2 0101 CLKIN=（ OSCCLK*） /2 0110 CLKIN=（ OSCCLK*） /2 0111 CLKIN=（ OSCCLK*） /2 1000 CLKIN=（ OSCCLK*） /2 1001 CLKIN=（ OSCCLK*） /2 1010 CLKIN=（ OSCCLK*） /2 ?? 保留 利用 DSP 內(nèi)部的 PLL 鎖相環(huán)， 30MHz 頻率 輸入，利用 PLL 倍頻至 150M這里設(shè)置 PLLCR 的 3， 2， 1， 0 位為 1010，利用公式時(shí)鐘輸入 CLKIN=（ OSCCLK ） /2，可驗(yàn)證得到 CLKIN=150MHz， 最好 等于 F2812 芯片的最高主頻。模擬電源和數(shù)字電源之間可用電容隔開。 如圖 34 DSP 的電源供電電路。 3}。 ADC 模塊主要包括以下特點(diǎn)： 1． 12 位模數(shù)轉(zhuǎn)換模塊 ADC。 當(dāng) ADS8364 采用 5MHz 的外部時(shí)鐘來控制轉(zhuǎn)換時(shí)，它的采樣率是250KHz，同時(shí)對(duì)應(yīng)于 4us 的最大吞吐率，這樣采樣和轉(zhuǎn)換公需花費(fèi) 20 個(gè)時(shí)鐘周期，另外，當(dāng)外部時(shí)鐘采用 5Mhz 時(shí)， ADS8364 的轉(zhuǎn)換時(shí)間是 ，對(duì)應(yīng)的采樣時(shí)間是 。 ADS8364 的 6 個(gè)模擬輸入分為三組（ A、 B 和C），每個(gè)輸入端都有一個(gè) ADC 保持信號(hào)來保證幾個(gè)通道能同時(shí)進(jìn)行采樣和轉(zhuǎn)換 [21]。下面我們分別介紹兩