【正文】 er supply design method has been brought forward,which solves theorder of the large amount of image data that requires to be processed,the inter memory resources of F2812 can’t meet the for this point,this theme extends the outside memory according to the internal memory characters of the DSP chip. In addition,this theme gives the flow chart of the main program and the detail methods about the system’s software design and implement,including system’s initialization,data acquisition,analog to digital converter unit,data processing,data munication and code development flow of USB firmware is also introduced in this theme. Key words DSP。 由于本文所用的核心處理器 TMS320F2812 上電順序與其它 DSP 不同， CPU核先上電 I/O 外設(shè)后上電，針對這一問題，本文給出了一種電源供電設(shè)計方案，解決了上電順序的問題。采集到的數(shù)據(jù)經(jīng)過 DSP 的處理后，通過 USB 上傳到 PC，由上層軟件進行進一步的處理。本文闡述了一種基于數(shù)字信號處理器的高速數(shù)據(jù)采集系統(tǒng)的總體設(shè)計方法，分析了該系統(tǒng)在設(shè)計實現(xiàn)過程中需要解決的一些技術(shù)問題和難點，并對系統(tǒng)各部分功能的實現(xiàn)方法作出了詳細的分析和介紹。很多要求對快速處理的實時數(shù)據(jù)采集處理系統(tǒng)，選用 DSP(數(shù)字信號處理器 )作為核心處理器。系統(tǒng)選用 USB 作為和上位機通信的接口，實現(xiàn)處理數(shù)據(jù)的上傳以及上位機對 DSP 的控制。在采集速度方面，系 統(tǒng)采用級聯(lián)同步采樣方式對信號進行采集，采集轉(zhuǎn)換速度可以大大提高。并詳細介紹了作為通信接口的 USB 固件的開發(fā)流程。 20 世紀 60 年代以來，數(shù)字信號處理器 (Digital Signal Processing,DSP)日漸成為一項成熟的技術(shù) ,并在多項應(yīng)用領(lǐng)域逐漸替代了傳統(tǒng)模擬信號處理系統(tǒng) .傳統(tǒng)的信號處理系統(tǒng)采用模擬技術(shù)進行設(shè)計和分析，處理設(shè)備和控制器采用模擬器件實現(xiàn) .與之相比，數(shù)字信號處理技術(shù)與設(shè)備具有靈活、精確、抗干擾能力強、設(shè)備尺寸小、速度快、性能穩(wěn)定和易于升級等優(yōu)點 ,所以目前大多設(shè)備采用數(shù)字技術(shù)設(shè)計實現(xiàn) [1]。隨著計算機和信息產(chǎn)業(yè)的告訴發(fā)展，特別是數(shù)字信號處理器的誕生與快速發(fā)展，使各種數(shù)字信號處理算法得以實施實現(xiàn)，使得數(shù)字信號處理學科在理論和方法上都獲得了迅速發(fā)展。 USB 是一些 PC 大廠商如 Microsoft、 Intel等為了結(jié)局日益增加的 PC外設(shè)與有限的主板插槽和 端口之間的矛盾而制定的一種串行通信的標準，自1995 年在 Comdex 上亮相以來至今廣泛地為各 PC 廠家所支持。易于使用還表現(xiàn)在 USB 接口支持熱插拔，并且所有的配置過程都由系統(tǒng)自動完成 ，無需用戶干預(yù) [5] 。 圖 11 典型的 DSP 應(yīng)用系統(tǒng) 輸入信號首先進行帶限濾波抽樣，然后進行 AD 轉(zhuǎn)換把模擬信號變換成數(shù)字信號。有的系統(tǒng)的輸入 信號本身就是一個數(shù)字信號，顯然不必再進行模數(shù)變換了。系統(tǒng)的軟件和硬件分別調(diào)試完成后，就可以將軟件脫離開發(fā)系統(tǒng)而直接在應(yīng)用系統(tǒng)上運行。這 些 核心包括 DSP、USB、存儲器等，研究的主要內(nèi)容在硬件上主要為核心組件的接口設(shè)計，軟件上包括數(shù)字信號處理算法、采集控制及驅(qū)動設(shè)計等。 4 ． 在 TI 公司的 Code Composer Studio for C20xx （ ccs ）下對TMS320F2812 進行軟件仿真，熟悉 CCS 的開發(fā)環(huán)境，在內(nèi)部 進行一些算法調(diào)試工作。 第四章介紹了系統(tǒng)的軟件流程圖，并分成 DSP 設(shè)計和 USB 設(shè)計倆大部分對系統(tǒng)的軟件實現(xiàn)方案進行了分析，并對 DSP 初始化以及 DSP 和 USB 的接口軟件設(shè)計進行了詳細的論述。 根據(jù)設(shè)計要求，結(jié)合目前市場使用情況，本系統(tǒng)選用 TI 公司新近推出的專門用于控制領(lǐng)域的 TMS320F2812。系統(tǒng)的工作流程為：本數(shù)據(jù)采集處理系統(tǒng)通過 USB 接口接受 PC 機命令，進行數(shù)據(jù)采集與數(shù)據(jù)傳輸；啟動步電機控制傳感器采集數(shù)據(jù)然后變?yōu)殡娦盘?；?經(jīng)過信號調(diào)理達到 DSP 的輸入電壓標準后，使用 F2812 芯片內(nèi)部的模數(shù)轉(zhuǎn)換模塊（ ADC）進行數(shù)據(jù)的采集及 A/D 轉(zhuǎn)換；轉(zhuǎn)換后的數(shù)據(jù)預(yù)先存儲到片外的 RAM中，再經(jīng) DSP 進行前端的數(shù)字信號處理后，通過 USB 總線傳給上位機，并在上位機上進行存儲、顯示和分析。該系統(tǒng)要求采樣的精度到 8位數(shù)字量，用 F2812 自帶的 ADC 模塊就可達到很好的效果，省去了專用的ADC 芯片，使系統(tǒng)的時序控制變得簡單，從而降低了系統(tǒng)的復(fù)雜性，也節(jié)約了成本 。 DSP 與單片機、傳統(tǒng)的通用微處理器相比具有很大的優(yōu)越性。 DSP 芯片是實現(xiàn)數(shù)字信號處理技術(shù)的硬件支持，是數(shù)字信號處理技術(shù)與數(shù)字信號處理應(yīng)用之間的橋梁和紐帶，隨著全球集成電路事業(yè)的發(fā)展，美國的 TI 公司成為世界上最大的 DSP 芯片供應(yīng)商，其 DSP 市場份額占全世界份額近 50%，其 DSP 產(chǎn)品根據(jù)功 能氛 圍三個 系列 TMS320C20xx 系 列， TMS320C5000 系列，TMS320C6000 系列，本系統(tǒng)選用的就是 TI 的 20xx 系列的 TMS320F2812 芯片。諾伊曼結(jié)構(gòu)的，其取指令、取數(shù)據(jù)都是通過同一條總線完成的，因此必須分時進行，在高速運算時，往往傳輸通道上會出現(xiàn)瓶頸效應(yīng)。在改進的哈佛結(jié)構(gòu)的基礎(chǔ)上，大多數(shù) DSP 芯片又引入了流水線操作以減少每條指令的執(zhí)行時間，從而進一步增強處理器的楚劇處理能力。在一 般計算機上，算術(shù)邏輯單遠（ ALU）只能完成倆個操作數(shù)的加、減法及邏輯運算，而乘法（或除法）則由加法和移位來實現(xiàn)。目前 C64 DSP 高速時鐘已達 。而 TMS320F281x 系列數(shù)字信號處理器是 TI 公司最新推出的數(shù)字信號處理器，該 處理器是基于 TM320C2xx 內(nèi)核的定點數(shù)字信號處理器 [11]。 3． 存儲空間： 18k 16 位 0 等待周期片上 SRAM 和 128K 16 位片上FLASH（存儲時間 36ns）； 3 個獨立的片選信號，最多 1MB 的尋址空間。 圖 22 TMS321F2812 的功能框圖 本系統(tǒng)選用 TMS329F2812 作為主處理器主要基于以下幾點考慮，首先它的主頻高，可以滿足系統(tǒng)的需要；其次它本身具有 ADC 模塊和片內(nèi)的大容量 xx 大學學士學位論文 9 FLASH 方便系統(tǒng)實現(xiàn)、降低成本；有著較多的 I/O 可以靈活的配置，多達 56個可配置通用目的 I/O 引腳，可以很方便的實現(xiàn)系統(tǒng)對 USB 接口時序控制。它帶有倆個 8 選 1 多 路切換器和雙采樣 /保持器的 12 位的、具有流水線結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器。當然系統(tǒng)也可采用專用的 ADC 芯片，如 6 通道 16 位的 ADS8364 模數(shù)轉(zhuǎn)換芯片、 8 通道 14 位的MAX125 模數(shù)轉(zhuǎn)換 芯片。 USB 總線接口具有熱插拔、速度快（包括低、中、高模式）和外設(shè)容量大（理論上可掛接 127 個設(shè)備）、支持即插即用（ Plugamp。 由于 USB 市場被業(yè)界廣泛看好，國際上很多大的半導(dǎo)體廠商都爭先推出各自的 USB 接口解決方案，歸納起來可分為兩種：一種是采用 普通單片機加上USB 專用芯片方法；另一種方法是采用內(nèi)嵌通用微控制器的 USB 控制芯片，是在通用微控制器的基礎(chǔ)上擴展了 USB 功能。 為了減小硬件設(shè)計的復(fù)雜度，加快系統(tǒng)的開發(fā)速度，上位機與板卡的接口器件選用 Cypress 公司 EZUSB FX2 系列中的 CY7C68013A（下面簡稱68013）。這種全面集成的解決方案，占用更少的電路板空間，并縮短了開發(fā)時間。許多 DSP 都提供了具備片內(nèi) ROM 型的產(chǎn)品，片內(nèi) ROM 可以將定型的程序代碼固化到 DSP 片內(nèi)，從而減少了系統(tǒng)的體積、功耗、電磁輻射干擾，速度也有所提高，當大批量生產(chǎn)可以降低成本。 外部存儲器的選擇主要考慮的因素：存儲容量、存儲速度、價格和功耗。因此，選擇外部存儲器時，應(yīng)使設(shè)計中模塊的數(shù)目盡可能的大。 xx 大學學士學位論文 11 電源芯片：系統(tǒng)中所需的電源有四種： +12V、 +5V、 + 和 +。一種是前端外擴一個專 用的模數(shù)轉(zhuǎn)換芯片 [20]，比如外擴一片 ADS8364，采樣精度可達到 16 位；另外一種是直接應(yīng)用 F2812 的 ADC 模塊，由于芯片自身的一些限制， AD 轉(zhuǎn)換的精度最多只能達到 12 位。另外， ADS8364 可以和F2812 使用一樣的 電源，因此省去了電源變換。另外，在 REFIN 和 REFOUT 引腳內(nèi)部還帶有 +參考電壓以及高速并 行接口。對于每一個讀操作， ADS8364 均輸出 16 位數(shù)據(jù)，地址 /模式信號（ A0、 A A3）可以選擇如何從 ADS8364 讀取數(shù)據(jù)，也可以選擇單通道、單周期或 FIFO 模式。另外，通過 /RD 和 /CS 為低電平可使數(shù)據(jù)讀出到并行輸出總線。盡管在模數(shù)轉(zhuǎn)換模塊中有多個輸入通道和倆個排序器，但僅有一個轉(zhuǎn)換器。自動排序器允許對同一個通道進行多次采集，用戶可以完成采樣算法，這樣可以獲得更高的采樣精度。 4．模擬輸入電壓范圍 0~3V。 7． 16 個結(jié)果寄存器（可獨立尋址）存放 ADC 的轉(zhuǎn)換結(jié)果，轉(zhuǎn)換后的數(shù)字量表示為：數(shù)字值 =4095 {(輸入模擬電壓值 — ADCLO） 247。 9． 靈活的中斷控制機制，允許在每一個或每隔一個轉(zhuǎn)換序列結(jié)束（ EOS）時產(chǎn)生中斷請求。 xx 大學學士學位論文 15 0 0 . 5 1 1 . 5 2 2 . 5 30 . 511 . 522 . 53— — — — 理 論 值— — — C H 3 圖 33 DSP 自帶 ADC 采樣與理論值的比較圖（輸 入電壓 0~3V） DSP 的外圍電路設(shè)計 電源電路 本系統(tǒng) 中用到了 5V、 和 的器件，還需要 12V 的電壓驅(qū)動電機，F(xiàn)2812 采用 的外設(shè)供電和 的內(nèi)核供電， 68013 采用 供電，本系統(tǒng)采用 TI 公司的芯片 TPS75733 和 TPS76081，將電路板外接的 +5V 轉(zhuǎn)換成+ 和 ，電源輸出 +12V， +5V 和 — 5V 的電壓。為了使輸入電源更穩(wěn)定，對于前端輸入的 +5V 電壓，用 47uF 的電容對它進行濾波，同樣為了使 DSP 的供電電源更穩(wěn)定，我們對兩片電源芯片的輸出電源也做了濾波處理，分別在 + 和 + 處用 10uF 的電容濾波。 電源電路設(shè)計時要注意數(shù)字地和模擬地分開，系統(tǒng)設(shè)計中用 600R 100MHz 1A 的磁珠將兩者分開，避免公共地阻抗對模擬信號和數(shù)字信號產(chǎn)生耦合作用。更換成高性能的電源后，采集結(jié)果明顯改善，所以在選用電源時要注意電源的質(zhì) 量，特別是開關(guān)電源，它的電源紋波不能太大，否則會對高頻系統(tǒng)造成很大的干擾。而選用第一種晶振操作模 xx 大學學士學位論文 17 式，可以將一個較低的外部時鐘源通過內(nèi)部倍頻的手段達到 DSP 的工作頻率，PLL 的倍頻因子由 PLLCR 寄存器的 3， 2， 1， 0 位決定，如表 31 所示 ，OSCCLK 是晶振頻率 。 CY7C68013 用自己的片內(nèi)晶振電路和一個外部24MHz 晶振組成系統(tǒng)的時鐘電路。系統(tǒng)的時鐘電路如圖 35 所示。 系統(tǒng)中手動復(fù)位的電路如圖 36 所示。作為硬件復(fù)位的一部分，所有當前操作均被放棄，流水線被清除， CPU 的寄存器 都進行復(fù)位，然后復(fù)位中斷向量被取回，從而執(zhí)行相應(yīng)的中斷服務(wù)程序。 這個電路 也同時為 68013 芯片提供了復(fù)位信號。 一般情況下，在系統(tǒng)成功應(yīng)用之前，我們要做大量的調(diào)試工作，以確保板卡和軟件程序正常工作，為了方便軟件調(diào)試， JTAG 接口尤為重要，只有 JTAG接口設(shè)置好，才能通過仿真器被 CCS 識別，從而進行大量的訪真測試實驗。 3．正確的操作順序是：先退出計算機系統(tǒng)的訪真窗口，然后再將 DSP 應(yīng)用板斷電，否則可能出現(xiàn)仿真器不能正常運行的情況。為了提高執(zhí)行速度，本文設(shè)計的系統(tǒng)在調(diào)試時將程序空間映射到內(nèi)部空間中。 F2812 芯片包含兩個單周期快速仿問的存儲器， M0 和 M1。 F2812 還包含一塊 16K 16 位的單周期訪 問的 RAM 存儲器 xx 大學學士學位論文 21 （ SRAM），這部分存儲器被分為 3 塊，分別是 L0（ 4K）， L1 （ 4K）， H0（ 8K）。 Boot Loader 軟件根據(jù)引擎引導(dǎo)模式（ Boot Mode）信號確定上電時的引導(dǎo)裝