【正文】 起來，最大程度發(fā)揮了兩種工具的優(yōu)勢。因此，指標(biāo)的形式應(yīng)為頻域中的幅度和相位響應(yīng)。數(shù)字濾波器是譜分析、雷達(dá)信號(hào)處理、通信信號(hào)處理應(yīng)用中的基本處理算法，在數(shù)字音頻、圖像處理、數(shù)據(jù)傳輸、生物醫(yī)學(xué)等領(lǐng)域得到了廣泛應(yīng)用。采用一種基于DSP Builder 的FPGA設(shè)計(jì)方法，使FIR濾波器設(shè)計(jì)較為簡單易行，并能滿足設(shè)計(jì)要求。 最基本的FIR濾波器可用下式表示： （22）其中是輸入采樣序列，是濾波器系數(shù)，L是濾波器的系數(shù)長度，表示濾波器的輸出序列。由上一步的DSP Builder設(shè)計(jì)流程得到VHDL文件（），送入綜合器進(jìn)行綜合。使用DSP Builder可以方便地在圖形化環(huán)境中設(shè)計(jì)FIR數(shù)字濾波器，而且濾波器系數(shù)的計(jì)算可以幫助Matlab強(qiáng)大的計(jì)算能力和現(xiàn)成的濾波器設(shè)計(jì)工具來完成。在本設(shè)計(jì)中輸入序列的位寬設(shè)為9位。在此利用MATLAB來完成FIR濾波器系數(shù)確定。圖85顯示了濾波器的相頻響應(yīng)。圖812 量化參數(shù)設(shè)置在濾波器的設(shè)計(jì)指標(biāo)中，已經(jīng)提到FIR濾波器的輸入位寬是9位，表示為有符號(hào)數(shù)。在利用FPGA進(jìn)行數(shù)字濾波器的開發(fā)時(shí)，采用基于Matlab環(huán)境的DSP Builder作為設(shè)計(jì)工具可以更方便的建立模型，完成整個(gè)設(shè)計(jì)。這樣就完成了一個(gè)20階直接I型FIR低通濾波器的設(shè)計(jì)。所以必須進(jìn)行量化，并對(duì)得到的系數(shù)進(jìn)行歸一化。圖84顯示了濾波器的幅頻響應(yīng)圖，x軸為頻率，y軸為幅度值（單位為dB）。設(shè)計(jì)好的20階濾波器如圖79所示。為了使該濾波器節(jié)的調(diào)用更為方便，在x輸入后插入一個(gè)延時(shí)單元，由3階濾波器演變成一個(gè)4階的，不過常系數(shù)項(xiàng)（系數(shù)項(xiàng)）恒為0。另外，DSP Builder在產(chǎn)生TestBench的同時(shí)，還產(chǎn)生了針對(duì)ModelSim仿真的Rcl腳本來簡化用戶的操作，掩蓋ModelSim仿真時(shí)的復(fù)雜性。圖61 DSP Builder設(shè)計(jì)流程為了針對(duì)不同用戶的設(shè)計(jì)目的和設(shè)計(jì)要求，DSP Builder提供了兩種不同的設(shè)計(jì)流程，主要可以分為自動(dòng)流程和手動(dòng)流程。FIR濾波器的設(shè)計(jì)方法和IIR濾波器的設(shè)計(jì)方法有很大的不同。 DSP Builder。在利用FPGA進(jìn)行數(shù)字濾波器的開發(fā)時(shí)，采用基于Matlab環(huán)境的DSP Builder作為設(shè)計(jì)工具可以更方便的建立模型，完成整個(gè)設(shè)計(jì)。IIR數(shù)字濾波器的設(shè)計(jì)和模擬濾波器的設(shè)計(jì)有著密切的聯(lián)系。如圖61所示，DSP Builder設(shè)計(jì)流程第一步是在Matlab/Simulink中進(jìn)行設(shè)計(jì)輸入，即在Matlab的Simulink環(huán)境中建立一個(gè)mdl模型文件，用圖形方式調(diào)用Altera DSP Builder和其它Simulink庫中的圖形模塊（Block），構(gòu)成系統(tǒng)級(jí)或算法級(jí)設(shè)計(jì)框圖（或稱Simulink設(shè)計(jì)模型）。與DSP Builder可以配合使用的HDL仿真器是ModelSim。在該模型仿真中，使用默認(rèn)的仿真參數(shù)。前一及的輸出端口x4接后一級(jí)x輸入端口，并附加上20個(gè)常數(shù)端口，作為FIR濾波器系數(shù)的輸入。點(diǎn)擊 Design Filter ，讓MATLAB計(jì)算FIR濾波器系數(shù)并作相關(guān)分析。圖88 FIR濾波器的沖激響應(yīng)圖89 FIR濾波器的階躍響應(yīng)圖810 FIR濾波器的零極點(diǎn)求出的FIR濾波器的系數(shù)可以通過選擇菜單“Analysis”→“Filter Coefficients”來觀察，見圖811。圖816 量化后的噪聲分析（六）導(dǎo)出濾波器系數(shù)為導(dǎo)出設(shè)計(jì)好的濾波器系數(shù)，選擇FDATool菜單的“File”→“Export….”，打開導(dǎo)出（Export）對(duì)話框，如圖817所示。我深刻地認(rèn)識(shí)到，只有單純的理論知識(shí)是不行的，必須多實(shí)踐，多操作才可以使自己的知識(shí)得到鞏固，從而提高自身素質(zhì)。在此量化優(yōu)化設(shè)置對(duì)話框中選擇相關(guān)的優(yōu)化選項(xiàng)。這可以通過菜單選擇“Analysis”→“Magnitude﹠Phase Response”來啟動(dòng)分析。點(diǎn)擊MATLAB主窗口下方的“Start”（開始）按鈕，按圖81選擇“ToolBox”→“Filter Design”→“Filter Design amp。比如要實(shí)現(xiàn)一個(gè)20階的低通濾波器，可以調(diào)用5個(gè)4階FIR濾波器來實(shí)現(xiàn)。這里采用直接I型來實(shí)現(xiàn)FIR濾波器。由于這個(gè)過程操作可能比較繁瑣，所以DSP Builder的SignalCompiler相應(yīng)提供了一個(gè)接口，針對(duì)設(shè)計(jì)，自動(dòng)產(chǎn)生一個(gè)TCL腳本與綜合器Synplify或者LelnardoSpectrum相接。如果采用普通的數(shù)字信號(hào)處理器（DSP Processor）來實(shí)現(xiàn)，只能用串行的方式順序的執(zhí)行延時(shí)，乘加操作，這不可能在一個(gè)DSP（指數(shù)字信號(hào)處理器）指令周期內(nèi)完成，必須用多個(gè)指令周期來完成。穩(wěn)定和線性相位特性是FIR濾波器突出的優(yōu)點(diǎn)。數(shù)字信號(hào)處理課程設(shè)計(jì)題 目：基于DSP Builder的FIR數(shù)字濾波器的仿真設(shè)計(jì)姓 名： 專 業(yè)： 通信工程工程班 級(jí)： 09級(jí)3班院 系： 工學(xué)院入學(xué)年度：2008年指導(dǎo)教師: 日 期: 2011年12月12日基于DSP Builder的FIR數(shù)字濾波器的仿真設(shè)計(jì)摘要：數(shù)字濾波器是數(shù)字信號(hào)處理中的核心環(huán)節(jié)，而FIR數(shù)字濾波器因其具有嚴(yán)格的線性相位，系統(tǒng)總是穩(wěn)定等特點(diǎn)而廣泛應(yīng)用于數(shù)字信號(hào)處理的各個(gè)領(lǐng)域，因此是一個(gè)重要的研究課題。因此，永遠(yuǎn)穩(wěn)定。 （23）圖21中顯示了一個(gè)典型的直接I型4階FIR濾波器，其輸出序列滿足下列等式： （24）圖21 4階FIR濾波器結(jié)構(gòu)在這個(gè)FIR濾波器中，總共存在3個(gè)延時(shí)節(jié)，4個(gè)乘法單元，一個(gè)4輸入的加法器。在綜合時(shí)，可能需要對(duì)綜合器進(jìn)行配置或者提供綜合的約束條件。假定一個(gè)3階的FIR濾波器，其可以表示為： 其中：，是量化時(shí)附加的因子。圖76 直接I型4階FIR濾波器節(jié)圖76中相關(guān)模塊的參數(shù)設(shè)置如下：xin、hnhnhnhn4模塊：（Altbus）庫：Altera DSP Buider中Bus Manipulation庫參數(shù)“Bus Type”設(shè)為“signed Integer”參數(shù)“Node Type” 設(shè)為“Input port”參數(shù)“number of bits”設(shè)為“9”yn模塊：（Altbus）庫：Altera DSP Buider中Bus Manipulation庫參數(shù)“Bus Type”設(shè)為“signed Integer”參數(shù)“Node Type” 設(shè)為“output port”參數(shù)“number of bits”設(shè)為“20”xn4模塊：（Altbus）庫：Altera DSP Buider中Bus