【正文】 .............................. 28 附錄 管腳設(shè) 定和元器件清單 .................................................................................. 29 基于 CPLD 的彩燈控制器設(shè)計(jì) I 基于 CPLD 的彩燈控制器的設(shè)計(jì) [摘 要 ]本文介紹了以 VHDL 為基礎(chǔ)的八路彩燈控制系統(tǒng)，本系統(tǒng)設(shè)計(jì)主要包括：時(shí)序控制模塊，顯示控制模塊。 Lantern controller。 CPLD 簡(jiǎn)介 CPLD (Complex Programmable Logic Device)復(fù)雜 可編程邏輯器件 ，是從 PAL和 GAL 器件發(fā)展出來的器件，相對(duì)而言規(guī)模大，結(jié)構(gòu)復(fù)雜，屬于 大規(guī)模集成電路 范圍。這樣，同一片 CPLD，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。這是由于 FPGA是門級(jí)編程 ,并且 CLB之間采用分布式互聯(lián) ,而 CPLD是邏輯塊級(jí)編程 ,并且其邏輯塊之間的互聯(lián)是集總式的。 VHDL 的程序結(jié)構(gòu)特點(diǎn)是 將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可 視 部分 ,及端口 )和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。 （ 4）第三方 EDA 工具設(shè)定，包括設(shè)計(jì)輸入與綜合工具、仿真工具、時(shí)序分析工具等，默認(rèn)為 Quartus II 自帶的仿真器、綜合器以及時(shí)序分析器。如應(yīng)用電子鎮(zhèn)流器對(duì)燈具及照明系統(tǒng)進(jìn)行調(diào)光、遙控、控制光色。運(yùn)用自頂而下的設(shè)計(jì)思想，按功能逐層分割實(shí)現(xiàn)層次化設(shè)計(jì)。 時(shí)序控制模塊 時(shí)序控制模塊是本程序的時(shí)鐘信號(hào)選擇模塊，它的功能是 產(chǎn)生輸入脈沖的１＼４分頻脈沖信號(hào)和１＼８分頻脈沖信號(hào)，以此控制八路彩燈的快慢節(jié)奏變化。 else 八分頻，慢節(jié)奏 if counter=11 then counter=00。then state=s0。 when s6= state=s7。在電路中以 1 代表燈亮 ,以 0 代表燈滅 ,由 0,1 按不同的規(guī)律組合代表不同的燈光圖案 ,同時(shí)使其選擇不同的頻率 ,從而實(shí)現(xiàn)多種圖案多種頻率的花樣功能顯示。 use 。 begin u1:metronome port map(clk,clr,opt,clk_tmp)。 時(shí)序控制模塊實(shí)現(xiàn)的功能是產(chǎn)生 1＼４和１＼８ 的時(shí)鐘信號(hào)。 end ponent output。時(shí)序控制模塊根 據(jù)輸入信號(hào)不同頻率的選擇不同的時(shí)鐘信號(hào)輸送到彩燈循環(huán)顯示控制器 ,從而達(dá)到控制彩燈閃爍速度的快慢 ,整個(gè)八路彩燈控制系統(tǒng)設(shè)計(jì)的模塊圖如圖所示。但因本系統(tǒng)模塊較少，既可使用文本的程序設(shè)計(jì)方式，也可以使 用原理圖的設(shè)計(jì)方式。 when s5= state=s6。 顯示控制電路部分程序： if clr=39。139。用 VHDL 進(jìn)行設(shè)計(jì)，首先應(yīng)該理解，VHDL 語(yǔ)言是一種全方位硬件描述語(yǔ)言，包括系統(tǒng)行為級(jí)，寄存器傳輸級(jí)和邏輯門級(jí)多個(gè)設(shè)計(jì)層次。 方案二 同樣 我們用 VHDL 語(yǔ)言設(shè)計(jì)了一個(gè)八路彩燈控制器，四種大花型循環(huán)變化，有清零開關(guān)，并且可以選擇快慢兩種節(jié)拍。如在射燈中選用光色好的高強(qiáng)度氣體放電燈，可造成一個(gè)光學(xué)彌散、均勻柔和的照明環(huán)境，且燈具的保護(hù)角小、效率高，能較好地顯示建筑物結(jié)構(gòu)。 （ 2）添加文件，包括最頂層的設(shè)計(jì)實(shí)體文件以及一些額外的電路模塊描述文件或定制的功能庫(kù)。 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu) 、 行為 、 功能和接口。而 FPGA 的編程信息需存放在外部存儲(chǔ) 器上 ,使用方法復(fù)雜。 CPLD 的編程無(wú)須專用的 CPLD 編程器，只須用通用的 EPROM、 PROM 編程器即可。 （ 3） 20 世紀(jì) 90 年代電子系統(tǒng)設(shè)計(jì)自動(dòng)化 EDA 階段 為了滿足千差萬(wàn)別的系統(tǒng)用戶提出的設(shè)計(jì)要求，最好的辦法是由用戶自己設(shè)計(jì)芯片，讓他們把想設(shè)計(jì)的電路直接設(shè)計(jì)在自己的專用芯片上 .微電子技術(shù)的發(fā)展，特別是可編程邏輯器件的發(fā)展 ,使得微電子廠家可以為用戶提供各種規(guī)模的可編程邏輯器件，使設(shè)計(jì)者通過設(shè)計(jì)芯片實(shí)現(xiàn)電子系統(tǒng)功能。 時(shí)序控制模塊；顯示控制模塊； 基于 CPLD 的彩燈控制器設(shè)計(jì) II The design of colored lantern controller based on CPLD [Abstract]:This article describes eightway lights control system based on the VHDL, This system is designed primarily include: timing control module, display control Control Module is mainly based on the input signals of different frequencies, different clock signals to the lantern display control module to control speed of lantern control module is mainly through the state machine implementation of four eightway lights pattern, according to cycle in 29 the design of the language used for VHDL timing control module and the display control module to the underlying file, and then design the underlying file is plete by calling eightway controller lantern design toplevel file. Finally through QuartusII software emulation of the module, and the waveform simulation results are analyzed, and verified through hardware downloads, Completed the design requirements of the indicators. [Key words]： CPLD。顯示控制模塊主要是通過狀態(tài)機(jī)實(shí)現(xiàn)八路彩燈的四種大花型，二十九種狀態(tài)的循環(huán)顯示。 （ 2） 20 世紀(jì) 80 年代的 計(jì)算機(jī)輔助工程設(shè)計(jì) CAE 階段 初級(jí)階段的硬件設(shè)計(jì)是用大量不同型號(hào)的標(biāo)準(zhǔn)芯片實(shí)現(xiàn)電子系統(tǒng)設(shè)計(jì)的。 經(jīng)過幾十年的發(fā)展，許多公司都開發(fā)出了 CPLD 可編程邏輯器件。 CPLD 通過修改具有固定內(nèi)連電路的邏輯功能來編程 ,FPGA 主要通過改變內(nèi)部連線的布線來編程 。自 IEEE 公布了 VHDL 的標(biāo)準(zhǔn)版本， IEEE1076（簡(jiǎn)稱 87 版 )之后，各 EDA 公司相繼推出了自己的 VHDL 設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和 VHDL 接口。 （ 4） 對(duì)于用 VHDL 完成的一個(gè)確定的設(shè)計(jì)，可以利用 EDA 工具進(jìn)行邏輯綜合和優(yōu)化，并自動(dòng)的把 VHDL 描述設(shè)計(jì)轉(zhuǎn)變成門級(jí)網(wǎng)表。 目前市場(chǎng)上彩燈控制器的樣式有可編程彩燈控制器、 CEC 電腦彩燈控制器、EPROM 程控編碼彩燈控制器，聲控彩燈，音樂彩燈控制器，簡(jiǎn)易循環(huán)彩燈，紅外線遙控彩燈控制器。 我們采取自頂向下的設(shè)計(jì)方法，將電路分為控制器和受控制器，各部分電路的作用如下： 1．受控電路包括節(jié)拍發(fā)生器、驅(qū)動(dòng)電路和編碼電路。因此，我們選擇了方案二進(jìn)行進(jìn)一步的設(shè)計(jì)。 then if opt=39。它的主要功能是使電路產(chǎn)生四種大花型，二十九種狀態(tài)并且循環(huán)顯示，以此實(shí)現(xiàn)本次設(shè)計(jì)要求實(shí)現(xiàn)的多路彩燈控制器的花型循環(huán)顯示功能。 led=01000000。如果想改變多種花型的循環(huán)順序，只需修改部分狀態(tài)即可，本程序有很大的靈活性。 基于 CPLD 的彩燈控制器設(shè)計(jì) 19 根據(jù)系統(tǒng)設(shè)計(jì)要求可知，整個(gè)系統(tǒng)共有三個(gè)輸入信號(hào)：控制彩燈節(jié)奏快慢的基準(zhǔn)時(shí)鐘信號(hào) CLK,系統(tǒng)清零信號(hào) CLR ，彩燈節(jié)奏快慢選擇開關(guān) OPT；共有八個(gè)輸出信號(hào) LED[7..0]，分別用于控制八路彩燈。 clkout: out std_logic)。但是如果系統(tǒng)的固有頻率很大，彩燈的閃爍速度非?？欤吹降默F(xiàn)象是每個(gè)花樣的八個(gè)彩燈同時(shí)被點(diǎn)亮，為了實(shí)現(xiàn)絢麗多彩的景象，必須要在程序中加一個(gè)分頻進(jìn)程。但因本系統(tǒng)模塊較少，既可使用文本的程序設(shè)計(jì)方式，也可以使用原理圖的設(shè)計(jì)方式。 八路彩燈輸出 end cotop。仿真通過 ,即可下載到指定的 CPLD 芯片里面 ,并進(jìn)行實(shí)際連線 ,進(jìn)行最后的硬件測(cè)試。 led=00000001。then case state is when s0= state=s1。 本段程序的作用是：當(dāng) OPT 為 ’0’時(shí)產(chǎn)生基準(zhǔn)時(shí)鐘頻率的 １＼４ 的時(shí)鐘信號(hào)，否則產(chǎn)生基準(zhǔn)時(shí)鐘頻率的 １＼８ 的時(shí)鐘信號(hào)。當(dāng) OPT 為低電平時(shí)，輸出每經(jīng)過兩個(gè)時(shí)鐘周期進(jìn)行翻轉(zhuǎn)，實(shí)現(xiàn)四分頻的快節(jié)奏；當(dāng) OPT 為高電平時(shí)，輸出每經(jīng)過四個(gè)時(shí)鐘周期進(jìn)行翻轉(zhuǎn)，實(shí) 現(xiàn) 基于 CPLD 的彩燈控制器設(shè)計(jì) 12 把八分頻的慢節(jié)奏。它將花型控制與節(jié)拍控制兩種功能融合在一起，是考慮到只要計(jì)數(shù)器就可以實(shí)現(xiàn)其全部功能，且原理相對(duì)簡(jiǎn)單。時(shí)鐘信號(hào) CLK由外部輸入到節(jié)拍發(fā)生器，節(jié)拍選擇信號(hào) OPT先輸入到控制器．再由控制器輸出選擇控制信號(hào)Y到節(jié)拍發(fā)生器，隨 時(shí)控制快慢節(jié)拍的轉(zhuǎn)換。 過去彩燈控制器多采用 EPROM 和相應(yīng)的邏輯電路來完成，也有采用一些專 用彩燈控制芯片的控制器所需的電路較多，制作不易改變，且所需控制的彩燈路數(shù)越多，擴(kuò)展起來也比較繁雜；而后者由于電路已確定，控制方式不能任意改變，功能較為單一。強(qiáng)大的行為描述能力是避開具體的器件結(jié)構(gòu)，從 邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保證。 ⑧ CPLD 保密性好 ,FPGA 保密性差。 盡管 FPGA 和 CPLD 都是可編程 ASIC 器件 ,有很多共同特點(diǎn) ,但由于CPLD 和 FPGA 結(jié)構(gòu) 上的差異 ,具有各自的特點(diǎn) : ① CPLD 更適合完成各種算法和組合邏輯 ,FPGA 更適合于完成時(shí)序邏輯。由于 CPLD 內(nèi)部采用固定長(zhǎng)度的金屬線進(jìn)行各邏輯塊的互連，所以設(shè)計(jì)的邏輯電路具有時(shí)間可預(yù)測(cè)性，避免了分段式互連結(jié)構(gòu)時(shí)序不完全預(yù)測(cè)的缺點(diǎn) 。在編程器中編好各種彩燈花樣變化的程序 ,經(jīng)檢查正確無(wú)誤后送到可編程控制器中運(yùn)行 ,控制器輸出端就可以驅(qū)動(dòng)多路彩燈點(diǎn)亮 ,其彩燈花樣變化及各花樣之間的轉(zhuǎn)換均可實(shí)現(xiàn)自動(dòng)完成 ,這就是可編程彩燈控制器的杰作 ,它使得彩燈變化更加豐富多彩漂亮迷人 ,這是迄今為止任何一種其他彩燈控制器所無(wú)法比擬的。 作者簽名： 日期： 年 月 日 畢業(yè)設(shè)計(jì)（論文）任務(wù)書 題目： 基于 CPLD 的彩燈控制器設(shè)計(jì) 姓名 院 專業(yè) 班級(jí) 學(xué)號(hào) 指導(dǎo)老師 職稱 教研室主任 一、 基本任務(wù)和設(shè)計(jì)要求：