freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

基于vhdl數(shù)字時鐘設計與實現(xiàn)說明書(留存版)

2025-01-16 21:38上一頁面

下一頁面
  

【正文】 結構密切相關的過程。 1 基于 VHDL 的數(shù)字時鐘設計 學院:信息工程與自動化 專業(yè):通信工程 班級:通信 101 姓名:李紅 學號: 202010404133 成績: 日期: 2020 年 6 月 8 日 2 目錄 1 引言 ……………………………………………………………………………… 3 2 需求分析 ………………………………………………………………………… 3 3 相關知識介紹 EDA 概述 ………………………………………………………………… 3 VHDL 概述 VHDL 的特點 …………… …………………………………………… 4 VHDL 的設計結構 …………………………………………………… 4 VHDL 的設計步驟 …………………………………………………… 5 4 數(shù)字鐘總體設計方案 數(shù)字鐘的總體設計方案………………………………………………… 5 數(shù)字鐘的 模塊 設計方案 ………………………………………………… 5 5 VHDL 程序設計 秒模塊設計 ……………………………………………………………… 6 分模塊程序 ……………… ……………………………………………… 6 時模塊程序 ……………………………………………………………… 7 星期模塊程序 …………………………………………………………… 8 報時模塊程序 …………………………………………………………… 8 系統(tǒng)設計 ………………………………………………………………… 8 6. 調(diào)試過程 秒模塊調(diào)試 ……………………………………………………………… 10 分模塊調(diào)試 ……………………………………………………………… 11 時模塊 調(diào)試 ……………………………………………………………… 11 星期模塊調(diào)試 …………………………………………………………… 11 報時模塊調(diào)試 …………………………………………………………… 12 系統(tǒng)總調(diào)試 ……………………………………………………………… 12 調(diào)試結論 ………………………………………………………………… 13 7 心得體會 ……………………………………………………………………… 14 3 1 引言 隨著科學技術的迅猛發(fā)展 ,電子工業(yè)界經(jīng)歷了巨大的飛躍。 在控制系統(tǒng)中,鍵盤是常用的人機交換接口,當所設置的功能鍵或數(shù)字鍵按下的時候,系統(tǒng)應該完成該鍵所設置的功能。 VHDL 概述 VHDL 的特點 硬件描述語言 HDL( HardwareDescriptionLanguage)誕生于 1962年。 VHDL的程序結構特點是將一項工程設計,或稱設計實體(可以是一個元件,一個電路模塊或一個系統(tǒng))分成外部(或稱可是部分,及端口 )和內(nèi)部(或稱不可視部分),既涉及實體的內(nèi)部功能和算法完成部分。 工作模式如圖: 數(shù)字鐘的 模塊 設計方案 秒計時器( second1)是由一個 60進制的計數(shù)器構成的,具有清 0、置數(shù)和計數(shù)功能。 Use 。ensec=39。 ―― 分輸出端 Ensec:out std_logic)。039。 then hour=00000000。 End。event and clkd=39。 Architecture a of alarm1 is Begin Alarm=39。 Day:out std_logic_vector(2 downto 0))。 End Component。 end。 14 大學本科生畢業(yè)設計 (論文) 撰寫規(guī)范 本科生畢業(yè)設計(論文)是學生在畢業(yè)前提交的一份具有一定研究價值和實用價值的學術資料。緒論只是文章的開頭,不必寫章號。 附錄 如 開題報告 、文獻綜述、外文譯文及外文文獻復印件、公式的推導、程序流程圖、圖紙、數(shù)據(jù)表格等有些不宜放在正文中,但有參考價值的內(nèi)容可編入論文的附錄中。摘要、目錄等文前部分的頁碼用羅馬數(shù)字單獨編排,正文以后的頁碼用阿拉伯數(shù)字編排 。 經(jīng)濟、管理類論文引用文獻,若引用的是原話,要加引號,一般寫在段中;若引的不 是原文只是原意,文前只需用冒號或逗號,而不用引號。若同一文獻中有多處被引用,則要寫出相應引用頁碼,各起止頁碼間空一格,排列按引用順序,不按頁碼順序。 外文字母的正、斜體用法 按照 GB3100~ 3102- 1986及 GB7159- 1987的規(guī)定使用,即物理量符號、物理常量、變量符號用斜體,計量單位等符號均用正體。 表中數(shù)據(jù)應正確無誤,書寫清楚。圖題置于圖下。 文管類論文附錄序號相應采用“附錄一”、“附錄二”等。 第四層次(款)題序和標題用小四號黑體字。 公式較長時最好在等號“=”處轉行,如難實現(xiàn),則可在+、-、247。 、分、秒的符號不處于數(shù)字后時,用括號。星期幾一律用漢字,如星期六。 ) 1″ =(π /648 000)rad (π為圓周率 ) 1′= 60″= (π /10 800)rad 1176。目錄的打印實例見附錄 9和附錄 10。題序和標題之間空 1個字。對金相顯微組織照片必須注明放大倍數(shù)。 流程圖:符合國家標準。表序與表名置于表上,居中排寫(見附錄 4)。 a)”等。 學術刊物文獻無卷號的可略去此項,直接寫“年,(期)”。 表 1 理工類論文層次代號及說明 層次名稱 示 例 說 明 章 第 1章 □□??□ 章序及章名居中排,章序用阿拉伯數(shù)字 節(jié) □□??□ 題序頂格書寫,與標題間空 1字,下面闡述內(nèi)容另起一段 條 □□??□ 款 □□???□ □□??□□□□?? 題序頂格書寫,與標題間空 1 字,下面闡述內(nèi)容在標題后空 1字接排 項 (1)□□?□ □□?□□?□□□□□□?? 題序空 2字書寫,以下內(nèi)容接排,有標題者,闡述內(nèi)容在標題后空 1字 ↑ ↑ 版心左邊線 版心右邊線 表 2 文管類論文層次代號及說明 章 節(jié) 條 款 項 一、□□□□□ (一)□□□□ 1.□□□□ □□□□□□□□□□□□□□□□□□□□□□□□□□□□□□ ( 1)□□□□ □□□□□□□□□□□□□□□□□□□□□ □□□□□□□□□□□ ①□□□□□ 居中書寫 空 2字書寫 空 2字書寫 空 2字書寫 空 2字書寫 ↑ ↑ 版心左邊線 版心右邊線 各層次題序及標題不得置于頁面的最后一行(孤行)。頁眉的文字用五號宋體,頁眉文字下面為 2條橫線(兩條橫線的長度 與版芯尺寸相同,線粗 ) 。但對于工程設計類論文,各種標準、規(guī)范和手冊可作為參考文獻。 15 論文正文 論文正文包括緒論、論文主體及結論等部分。當?shù)竭_ 59分,分計時器回到 0時,報時裝置輸出高電平,并且持續(xù)一段時間,直到分計時器的值不為0。 u2:minute1 port map(reset=reset,set=set,m1=m1, min=min, clkm=enm,enmin=enh)。 Component hour1 ―― 時元件的例化 Port(clkh,reset,set: in std_logic。 S1,m1,h1:in std_logic_vector(7 downto 0)。 Entity alarm1 is Port(reset:in std_logic。 ―― 對星期計時器清 0 Elsif set=39。039。 ―― 時輸出端 Enhour:out std_logic)。ensec=39。 7 Use 。 ―― 對秒計時器置 s1的數(shù) Elsif clk39。 報時模塊( alarm1)的功能是當整點(將 min作為該模塊的輸入信號, min=00)時, alarm輸出高電平,并且持續(xù) 1分鐘。 VHDL 的設計步驟 采用 VHDL的系統(tǒng)設計,一般有以下 6個步驟。 目前,它在中國的應用多數(shù)是用 FPGA/CPLD/EPLD的設計中。 EDA 技術就是以計算機為工具,設計者在 EDA 軟件平臺上,用硬件描述語言 HDL完成設計文件,然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真,直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。前者以微細加工技術為代表,而后者的代表就是電子設計自動化( electronic design automatic,EDA)技術。二是適用于可邏輯編程器件的硬件編程技術 ,三是可編程邏輯器件設計的 EDA 開發(fā)工具 ,它主要用來進行可編程邏輯器件應用的具體實現(xiàn)。諸如定時自動報警、定時啟閉電路、定時開關烘箱、通斷動力設備,甚至各種定時電氣的自動啟用等,所有這些,都是以鐘表數(shù)字化為基礎的。最初是由美國國防部開發(fā)出來供美軍用來提高設計的可靠性和縮減開發(fā)周期的一種使用范圍較小的設計語言。 VHDL將一個設計稱為一個實體 Entity(元件、電路或者系統(tǒng)),并且將它分成外部的可見部分(實體名、連接)和內(nèi)部的隱藏部分(實體算法、實現(xiàn))。 clkm為驅動分計時器工作的時鐘,與 ensec相連接;min為分計時器的輸出; enmin為分計時器的進位信號,作為下一級的時鐘輸入信號。 ― 秒計時器的進位,用來驅動分計時器 End。 以驅動下一級 end if。 ―― 對分計時器清 0 Elsif set=39。 時模塊程序 Library ieee。event and clkh=39。 Entity day1 is Port(clkd,set,reset:in std_logic。 End if。039。 Ensec:out std_logic)。 Component alarm1 ―― 報時元件的 例化 Port(reset: in std_logic。 報時模塊調(diào)試 清 0端( reset)前面一小段( 200ns)為低電平,后面均為高電平;設置 min的值,使其分別為…… 58 分、 59 分、 00 分、 01 分、 02 分、 03 分……,保存波形圖,進行仿真,產(chǎn)生如下波形 : 由上述波形可以清楚的看到: alarm在 0分時輸出高電平,并且持續(xù)至 min不為 0。 題目 論文題目應恰當、準確地反映論文的主要研究內(nèi)容。 結論 結論作為單獨一 章排列,但不加章號。 藝術類 論文正文字數(shù) 3 000~ 5 000字。文科、管理類可視論文需要進行,編寫到 2~ 3級標題。文獻中的外文字母一律用正體。一些特殊名詞或新名詞應在適當位置加以說明或注解。 公式序號按章編排,如第 1章第一個公式序號為“( 11)”,附錄 2中的第一個公式為(②1)等。 表內(nèi)文字說明,起行空一格,轉行頂格,句末不加標點。 圖中各部分說明應采用中文(引用的外文圖除外)或數(shù)字項號,各項文字說明置于圖題之上(有分圖題者,置于分圖題之上)。論文題目中文字數(shù)不得超過 25 字,要求字體居中 學院(系) 宋體字四號,行距固定值 20磅 ,間距段前、段后分別為 ,字體左對齊 專業(yè) 同上 學生姓名 同上 學 號 同上 指導教師 同上 答辯日期 同上 本科畢業(yè)設計 /論文 任務書 (單面打印 ) 本科畢業(yè)設計 /論文 B5 紙,單 面打印,不編頁碼 中、英文摘要 名稱 中文摘要 英文摘要 標題 摘要:黑體字小二居中,行距固定值 20磅,間距段前、段后分別為 1 行 Abstract: Times New Roman 體小二號居中,行距固定值 20 磅,間距段前、段后分別為 1 行 基于 VHDL 的數(shù)字時鐘設計 通信 101_李紅 _202010404133 23 段落 文字 宋體字小四號,行距固定值 20 磅 Times New Roman體小四號,行距固定值 20 磅 關鍵詞 同上,“關鍵詞”
點擊復制文檔內(nèi)容
研究報告相關推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1