【正文】 ron Design Automation）的縮寫，是在 90年代初，從 CAD（計算機輔助設計）、 CAM（計算機輔助制造）、 CAT（計算機輔助測試）和 CAE（計算機輔助工程）的概念發(fā)展起來的。因此，隨著 EDA技術的日益普及，EDA必成為每一個電子工程師的主要設計工具。 緒論 返回 二 . 可編程邏輯器件的發(fā)展史 可編程邏輯器件（ PLD－－ Programmable Logic Device）：器件的功能不是固定不變的，它可根據(jù)用戶的需要而進行改變，即由編程的方法來確定器件的邏輯功能。 CPLD/FPGA器件的設計一般分為設計輸入、設計實現(xiàn)和編程三個主要設計步驟。 使用多層印制線路板的自動布線，可實現(xiàn)高密度 PCB的 100%布通率。 Synopsys工具在這方面占有較大的優(yōu)勢，它的 Design Compile是做綜合的工業(yè)標準，它還有另外一個產(chǎn)品叫 Behavior Compiler，可以提供更高級的綜合。 緒論 返回 1） Altera公司 Altera公司 20世紀 90年代以后發(fā)展很快。開發(fā)軟件為 ISP Synario、 ispLever 。 緒論 返回 7. CPLD/FPGA設計工具 它們的基本設計方法是借助于 EDA設計軟件，用原理圖、狀態(tài)機、硬件描述語言等方法，生成相應的目標文件，最后用編程器或下載電纜，由 CPLD/FPGA目標器件實現(xiàn)。 Mentor Graphics有其子公司 Model Tech 出品的 VHDL和 Verilog雙仿真器： ModelSim。 MATLAB產(chǎn)品族被廣泛地應用于信號與圖像處理、控制系統(tǒng)設計、通訊系統(tǒng)仿真等諸多領域。“自頂向下”的設計方法的設計流程如下： 緒論 返回 第一步進行行為設計 第二步進行結(jié)構(gòu)設計 第三步是把結(jié)構(gòu)轉(zhuǎn)化成邏輯圖，即進行邏輯設計； 第四步是進行電路設計，將邏輯圖進一步轉(zhuǎn)換成電路圖。 ASIC是一種約束性設計方式。 4. 可測試性綜合設計。如 TANGO。 緒論 返回 SOC 專家認為， IC發(fā)展的大趨勢是高速、高集成度和低功耗的系統(tǒng)。數(shù)字電路的設計方法是： 緒論 返回 ? 布爾函數(shù)－－數(shù)字系統(tǒng)數(shù)學基礎（卡諾圖） ?數(shù)字電路設計的基本方法 –組合電路設計 問題 ?邏輯關系 ?真值表 ?化簡 ?邏輯 圖 –時序電路設計 列出原始狀態(tài)轉(zhuǎn)移圖和表 ?狀態(tài)優(yōu)化 ?狀態(tài)分配 ?觸發(fā)器選型 ?求解方程式 ?邏輯圖 緒論 返回 ? 使用中、小規(guī)模器件設計電路（ 7 54系列） –編碼器（ 74LS148） –譯碼器（ 74LS154） –比較器（ 74LS85） –計數(shù)器（ 74LS193） –移位寄存器（ 74LS194） –……… 緒論 返回 ? 設計方法的局限 –卡諾圖只適用于輸入比較少的函數(shù)的化簡。 緒論 返回 2. EWB仿真軟件 EWB(Electronic Workbench)軟件是 Interactive ImageTechnologies Ltd 在 20世紀 90年代初推出的電路仿真軟件。 1）設計輸入工具 任何一種 EDA軟件必須具備輸入的功能。 緒論 返回 4）布局和布線 在 IC設計的布局布線工具中， Cadence軟件是比較強的，它有很多產(chǎn)品，用于標準單元、門陣列已可實現(xiàn)交互布線。開發(fā)軟件已從 Foundation系列發(fā)展到現(xiàn)在 ISE 。 緒論 返回 3. Lattice公司 Lattice是 ISP（ In—System Programmability）技術