cpldfpga與asic原理與設計-文庫吧
2024-12-21 05:56 本頁面
【正文】 計在一個芯片上，構成單片集成系統(tǒng)，即片上系統(tǒng) SOC(System on Chip)。 緒論 返回 SOC 專家認為， IC發(fā)展的大趨勢是高速、高集成度和低功耗的系統(tǒng)。 就是將整個系統(tǒng)集成到單一半導體芯片上。更確切地說，片上系統(tǒng)是指綜合數(shù)字和模擬技術，并將 I/O、各種轉換器件、存儲器和 MPU集成在同一封裝內，能夠高效實現(xiàn)特定功能的 IC。片上系統(tǒng)將具備微處理器、存儲器和一整套專用功能，甚至電源和電源驅動電路也將集成在同一模塊中。 緒論 返回 集成片上系統(tǒng)的優(yōu)點： 實現(xiàn)高速運作、縮短產品的上市時間、降低功耗和減少所占的 PCB空間、提高系統(tǒng)的可靠性、它可使電子系統(tǒng)的尺寸更小、性能更高和成本更低，同時整個系統(tǒng)的抗干擾特性與可靠度將提高。 緒論 返回 1. 縮小體積 ASIC作為集成電路（ IC）技術與特定用戶的整機或系統(tǒng)技術緊密結合的產物，與通用集成電路相比，在構成電子系統(tǒng)時具有以下幾個方面的優(yōu)越性： 2. 提高可靠性 3. 易于獲得高性能 4. 增強保密性 5. 在大批量應用時，可顯著降低系統(tǒng)成本。 緒論 返回 ASIC芯片的各層掩膜都是按特定電路功能專門制造的。 ASIC是一種約束性設計方式。目前，半定制 ASIC主要有三種： 門陣列 、 標準單元 和 可編程邏輯器件 。 門陣列是一種預先制造好的硅陣列，內部包括幾種基本邏輯門和觸發(fā)器等，芯片中留有一定的布線區(qū)。 緒論 返回 是廠家將預先配置好、經(jīng)過測試，具有一定功能的邏輯塊作為標準單元存儲在數(shù)據(jù)庫中，設計人員在電路設計完成后，利用 CAD工具在版圖一級完成與電路一一對應的最終設計。 緒論 返回 二 . 可編程邏輯器件的發(fā)展史 可編程邏輯器件（ PLD－－ Programmable Logic Device）：器件的功能不是固定不變的，它可根據(jù)用戶的需要而進行改變，即由編程的方法來確定器件的邏輯功能。 緒論 返回 可編程邏輯器件的發(fā)展史 70年代，出現(xiàn) 熔絲編程結構 PROM和 PLA 70年代末， AMD推出 PAL 80年代初， Lattice推出 GAL 80年代中期， Xilinx推出 FPGA。 Altera推出 EPLD 80年代末， Lattice提出 ISP技術 90年代，出現(xiàn) CPLD－ EPLD改進型器件 緒論 返回 現(xiàn)在，由于 FPGA技術的快速發(fā)展，F(xiàn)PGA產品在邏輯密度、性能和功能上有了極大的提高，同時器件成本也大幅下降，可編程邏輯技術已經(jīng)能與 ASIC（專用集成電路）和 ASSP（專用標準產品）爭奪市場，并逐漸呈現(xiàn)出取代 ASIC和 ASSP的趨勢。 緒論 返回 EDA技術的基本設計方法 1 .數(shù)字電路設計的基本方法 在數(shù)字電子技術基礎課程中， 數(shù)字電路 設計的 數(shù)學基礎是布爾函數(shù)，并利用卡諾圖進行化簡?？ㄖZ圖只適用于輸入比較少的邏輯函數(shù)的化簡。數(shù)字電路的設計方法是： 緒論 返回 ? 布爾函數(shù)－－數(shù)字系統(tǒng)數(shù)學基礎（卡諾圖） ?數(shù)字電路設計的基本方法 –組合電路設計 問題 ?邏輯關系 ?真值表 ?化簡 ?邏輯 圖 –時序電路設計 列出原始狀態(tài)轉移圖和表 ?狀態(tài)優(yōu)化 ?狀態(tài)分配 ?觸發(fā)器選型 ?求解方程式 ?邏輯圖 緒論 返回 ? 使用中、小規(guī)模器件設計電路（ 7 54系列） –編碼器（ 74LS148） –譯碼器（ 74LS154） –比較器（ 74LS85） –計數(shù)器（ 74LS193） –移位寄存器（ 74LS194） –……… 緒論 返回 ? 設計方法的局限 –卡諾圖只適用于輸入比較少的函數(shù)的化簡。 –采用
試題試卷相關推薦
鄂ICP備17016276號-1