freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

cpldfpga與asic原理與設(shè)計(jì)(更新版)

2025-01-26 05:56上一頁面

下一頁面
  

【正文】 號(hào)處理;財(cái)務(wù)工程;建模、仿真、原型開發(fā);應(yīng)用開發(fā);圖形用戶界面設(shè)計(jì)等。它可以進(jìn)行各種各樣的電路仿真、激勵(lì)建立、溫度與噪聲分析、模擬控制、波形輸出、數(shù)據(jù)輸出、并在同一窗口內(nèi)同時(shí)顯示模擬與數(shù)字的仿真結(jié)果。由傳統(tǒng)的“自底向上”的設(shè)計(jì)方法轉(zhuǎn)變?yōu)橐环N新的“自頂向下”的設(shè)計(jì)方法。 緒論 返回 EDA技術(shù)的基本設(shè)計(jì)方法 1 .數(shù)字電路設(shè)計(jì)的基本方法 在數(shù)字電子技術(shù)基礎(chǔ)課程中, 數(shù)字電路 設(shè)計(jì)的 數(shù)學(xué)基礎(chǔ)是布爾函數(shù),并利用卡諾圖進(jìn)行化簡(jiǎn)。 緒論 返回 ASIC芯片的各層掩膜都是按特定電路功能專門制造的。下圖是數(shù)字集成電路的分類: 緒論 返回 (ASIC) 一、數(shù)字集成電路的分類 數(shù)字集成電路 標(biāo)準(zhǔn)電路 用戶定制電路 RAM、 ROM、 SSI、 LSI -如 74系列、 40系列 軟件組態(tài)的微處理器 --如 CPU、DSP、 PLC 全定制 半定制 可編程器件 門陣列 標(biāo)準(zhǔn)單元陣列 PROM、 PLA、 PAL、GAL、 CPLD FPGA 緒論 返回 ( ASIC) 是指專門為某一應(yīng)用領(lǐng)域或?qū)iT用戶需要而設(shè)計(jì)、制造的集成電路。 3. 用平面規(guī)劃( Floorplaning)技術(shù)對(duì)邏輯綜合和物理版圖進(jìn)行聯(lián)合管理。 EDA代表了當(dāng)今電子設(shè)計(jì)技術(shù)的最新發(fā)展方向 緒論 返回 EDA的發(fā)展史 ?70年代,出現(xiàn) CAD工具。 ?80年代,出現(xiàn) EDA工具。 6. 建立并行設(shè)計(jì)工程 CE( Concurrent Engineering)框架結(jié)構(gòu)的集成化設(shè)計(jì)環(huán)境,以適應(yīng)當(dāng)今 ASIC的設(shè)計(jì)。 就是將整個(gè)系統(tǒng)集成到單一半導(dǎo)體芯片上。 門陣列是一種預(yù)先制造好的硅陣列,內(nèi)部包括幾種基本邏輯門和觸發(fā)器等,芯片中留有一定的布線區(qū)。 –采用“搭積木”的方法的方法進(jìn)行設(shè)計(jì)。 “自底向上”和“自頂向下”設(shè)計(jì)步驟 緒論 返回 Bottomup 系統(tǒng)分解 單元設(shè)計(jì) 功能模塊劃分 子系統(tǒng)設(shè)計(jì) 系統(tǒng)集成 Topdown 行為設(shè)計(jì) 結(jié)構(gòu)設(shè)計(jì) 邏輯設(shè)計(jì) 電路設(shè)計(jì) 版圖設(shè)計(jì) 緒論 返回 3. CPLD/FPGA設(shè)計(jì)流程 只要有數(shù)字電路的基礎(chǔ),還是能較容易和快速地學(xué)會(huì)利用 CPLD/FPGA設(shè)計(jì)數(shù)字系統(tǒng)的。目前普遍使用的是 ,相對(duì)于其它 EDA軟件,它是較小巧的軟件(只有 16M)。 Protel 是 Protel 公司在 20世紀(jì) 80年代末推出的 CAD工具,是 PCB設(shè)計(jì)者的首選軟件。輸入方法有硬件描述語言 HDL、原理圖和狀態(tài)機(jī)等輸入方法。現(xiàn)在的趨勢(shì)是各大 EDA公司都逐漸用 HDL仿真器作為電路驗(yàn)證的工具。如 Cadence spectra,它原來是用于PCB布線的,后來 Cadence把它用來作 IC的布線。 CPLD/FPGA的開發(fā)工具一般由器件生產(chǎn)廠家提供,但隨著器件規(guī)模的不斷增加,軟件的復(fù)雜性也隨之提高,目前由專門的軟件公司與器件生產(chǎn)廠家合作,推出功能強(qiáng)大的設(shè)計(jì)軟件。ISE(Integrated System Configuration)是 Xilinx提供的一套工具集,它集成的工具可以完成整個(gè) CPLD/FPGA的開發(fā)過程,它支持幾乎所有的 Xilinx公司的CPLD/FPGA的主流器件。 end 謝謝觀看 /歡迎下載 BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH
點(diǎn)擊復(fù)制文檔內(nèi)容
試題試卷相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號(hào)-1