【正文】 AP2L 中加載16 位值。IE還包括一個(gè)中斷允許總控制位EA，它能一次禁止所有中斷。Keil提供了包括C編譯器、宏匯編、連接器、庫(kù)管理和一個(gè)功能強(qiáng)大的仿真調(diào)試器等在內(nèi)的完整開發(fā)方案，通過一個(gè)集成開發(fā)環(huán)境將這些部分組合在一起。Keil C51軟件提供豐富的庫(kù)函數(shù)和功能強(qiáng)大的集成開發(fā)調(diào)試工具以及全Windows界面。　　 功能表：輸入輸出輸出使能所存使能DQLHHHLHLLLLX不變HXXZX=不用擔(dān)心Z=高阻抗在電路中74HC573主要用于驅(qū)動(dòng)點(diǎn)陣顯示。這一方面是要控制電梯正確運(yùn)行，另一方面也是為了保護(hù)單片機(jī)芯片。在現(xiàn)代這個(gè)社會(huì)中，自動(dòng)控制系統(tǒng)無處不在，它與嵌入式系統(tǒng)將有完美的切合，是以后的生產(chǎn)作業(yè)、器械運(yùn)行的控制主流，而單片機(jī)和自動(dòng)控制永遠(yuǎn)聯(lián)系在一起，這次設(shè)計(jì)讓我進(jìn)一步學(xué)習(xí)了這些，我感到無比的欣慰。n) for(y=150。 break。 while(temp!=0xf0) { flag=1。 floor1=1。 } } for(x=0。 } } } } flag=0。j++) { P0=digittab[floor11][j]。j++) { P0=tab1[1][j]。 delay(5)。 } } for(i=0。floor1) { for(i=0。j8。j8。0xf0。 while(temp!=0xf0) { delay(5)。 temp=P1。uchar code tab2[2][8]={{0x00,0xc0,0x60,0xf0,0xf0,0x60,0xc0,0x00}, //向上小箭頭{0x00,0x0c,0x06,0xff,0xff,0x06,0x0c,0x00}, //向上大箭頭}。而程序本身的思想是可以支持更多層電梯的運(yùn)行控制的，如果用其他管腳多的處理器的話（如ARM型處理器），則這一設(shè)想完全可以實(shí)現(xiàn)。焊接一部分，就調(diào)試一部分，這樣就可以保證電路最后的順利完成，如果一口氣焊接完所有部件，一旦出現(xiàn)錯(cuò)誤就很難去發(fā)現(xiàn)和改正，因此應(yīng)該一步一步的進(jìn)行。74HC573是高性能的硅CMOS 器件,器件的輸入是和標(biāo)準(zhǔn) CMOS 輸出兼容的；加拉電阻，他們能和 LS/ALSTTL 輸出兼容。使用獨(dú)立的Keil仿真器時(shí)，需注意：，但用戶可以在仿真器上的晶振插孔中換其他頻率的晶振；仿真器上的復(fù)位按鈕只復(fù)位仿真芯片，不要復(fù)位目標(biāo)系統(tǒng)；仿真芯片的31腳（/EA）已接至高電平，所以仿真時(shí)只能使用片內(nèi)ROM，不能使用片外ROM。也就是說高128字節(jié)與特殊功能寄存器有相同的地址，而物理上是分開的。定時(shí)器2上溢或下溢，外部中斷標(biāo)志位EXF2 被鎖死。DCEN 設(shè)置后，定時(shí)器2就可以取決于T2EX向上、向下計(jì)數(shù)。由于一個(gè)機(jī)器周期由12個(gè)晶振周期構(gòu)成，因此，計(jì)數(shù)頻率就是晶振頻率的1/12。為了防止WDT在中斷保持低電平的時(shí)候復(fù)位器件，WDT 直到中斷拉低后才開始工作。當(dāng)WDT溢出，它將驅(qū)動(dòng)RSR引腳一個(gè)高電平輸出。需注意的是：如果加密位LB1被編程，復(fù)位時(shí)內(nèi)部會(huì)鎖存EA端狀態(tài)。作為輸入使用時(shí)，被外部拉低的引腳由于內(nèi)部電阻的原因，將輸出電流（IIL）。程序校驗(yàn) 時(shí)，需要外部上拉電阻。當(dāng)系統(tǒng)級(jí)設(shè)計(jì)完成以后，PCB板硬件進(jìn)行制作時(shí)，嵌入式軟件也可以進(jìn)行芯片級(jí)的嵌入式軟件開發(fā)，而到最后調(diào)試時(shí)出現(xiàn)問題可以很方便地進(jìn)行軟硬件各自的修改。這些新器件的支持，使設(shè)計(jì)者在使用FPGA進(jìn)行嵌入式系統(tǒng)開發(fā)時(shí)更加靈活。Altium Designer ，系統(tǒng)的統(tǒng)一特性打破了在主流設(shè)計(jì)中廣泛采用可編程器件的障礙，這樣可以充分利用這些器件的擴(kuò)展資源，簡(jiǎn)化邏輯和物理設(shè)計(jì)。展覽會(huì)交流了世界各國(guó)的電梯技術(shù)和市場(chǎng)信息,促進(jìn)著電梯行業(yè)發(fā)展。中國(guó)最早的一部電梯出現(xiàn)在上海，是由美國(guó)奧的斯公司于1901年安裝的。輸入部分將信號(hào)接受并處理，然后傳遞給單片機(jī)。奧的斯第一次向世人展示了他的發(fā)明——?dú)v史上第一部安全升降梯。電梯服務(wù)中國(guó)已有100 多年歷史，而我國(guó)在用電梯數(shù)量的快速增長(zhǎng)卻發(fā)生在改革開放以后，目前我國(guó)電梯技術(shù)水平已與世界同步。Altium Designer 在單一設(shè)計(jì)環(huán)境中集成板級(jí)和FPGA系統(tǒng)設(shè)計(jì)、基于FPGA和分立處理器的嵌入式軟件開發(fā)以及PCB版圖設(shè)計(jì)、編輯和制造，并集成了現(xiàn)代設(shè)計(jì)數(shù)據(jù)管理功能,使得Altium Designer成為電子產(chǎn)品開發(fā)的完整解決方案的一個(gè)既滿足當(dāng)前，也滿足未來開發(fā)需求的解決方案。管腳狀態(tài)也可以在源原理圖和PCB版圖動(dòng)態(tài)顯示，定位查看設(shè)計(jì)文檔內(nèi)的信號(hào)狀態(tài)?！。?）為了方便在FPGA上設(shè)計(jì)嵌入式系統(tǒng)，Altium Designer ——NanaBoard。AT89S52主要性能：與MCS51單片機(jī)產(chǎn)品兼容；8K字節(jié)在系統(tǒng)可編程Flash存儲(chǔ)器；1000次擦寫周期；全靜態(tài)操作：0Hz33MHz；三級(jí)加密程序存儲(chǔ)器；32個(gè)可編程I/O口線；三個(gè)16位定時(shí)器/計(jì)數(shù)器；六個(gè)中斷源；全雙工UART串行通道；低功耗空閑和掉電模式；掉電后中斷可喚醒；看門狗定時(shí)器；雙數(shù)據(jù)指針；掉電標(biāo)識(shí)符。作為輸入使用時(shí)，被外部拉低的引腳由于內(nèi)部電阻的原因，將輸出電流（IIL）。要注意的是：每當(dāng)訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)將跳過一個(gè)ALE脈沖。用戶應(yīng)該在訪問數(shù)據(jù)指針寄存器前先初始化DPS至合理的值。WDT在掉電和空閑模式下，晶振器不工作，這意味這WDT也停止了工作。為了獲得更深入的關(guān)于UART 的信息，選擇“Products”，然后選擇“8051Architech Flash Microcontroller”，再選擇“Product Overview”即可。一個(gè)機(jī)器周期采樣到高電平，而下一個(gè)周期采樣到低電平，計(jì)數(shù)器將加1。當(dāng)TH2 和TL2 分別等于RCAP2H 和RCAP2L中的值的時(shí)候，計(jì)數(shù)器下溢。它們的值一直到下一個(gè)周期被電路捕捉下來。在開發(fā)大型軟件時(shí)更能體現(xiàn)高級(jí)語言的優(yōu)勢(shì)。 系統(tǒng)功能（1）能通過矩陣鍵盤輸入的樓層數(shù)，讓點(diǎn)陣顯示電梯當(dāng)前運(yùn)行狀態(tài)即當(dāng)前所在樓層，直至所要到達(dá)的目的樓層。在電梯的運(yùn)行中不再接收按鍵信息，等電梯到達(dá)指定樓層后才能通過鍵盤輸入再次運(yùn)行到下一指定樓層。 4 結(jié)論本文對(duì)電梯自動(dòng)控制系統(tǒng)這一畢業(yè)設(shè)計(jì)做了詳細(xì)的報(bào)告與總結(jié)，其中包括硬件部分與軟件部分兩大模塊，而且對(duì)其中各個(gè)重要的子模塊加以了重點(diǎn)詳細(xì)地說明。 Altium Designer 。 temp=tempamp。 } while(temp!=0xf0) { temp=P1。 break。 P2=tab[j]。j8。 for(j=0。x++) { for(i=0。 delay(3000)。 while(flag!=1) { floor2=keyscan()。i++) { for(j=0。j++) { P0=digittab[floor11][j]。 P2=tab[j]。 } } while(1) { if(flag==1) { if(floor2floor1) { for(。 break。0xf0。 while(temp!=0xf0) { delay(5)。 Keil C51附錄附錄一 程序清單include define uchar unsigned chardefine uint unsigned intsbit Beep=P3^4。運(yùn)行結(jié)果正確無誤，可以作為真實(shí)電梯的控制系統(tǒng)使用。 晶振電路復(fù)位電路如下圖所示，復(fù)位電路采用上電加按鈕復(fù)位。（3）電源能通過計(jì)算機(jī)的USB口供電，以節(jié)約制作成本。C51工具包的整體結(jié)構(gòu)，uVision與Ishell分別是C51 for Windows和for Dos的集成開發(fā)環(huán)境(IDE)，可以完成編輯、編譯、連接、調(diào)試、仿真等整個(gè)開發(fā)流程。存儲(chǔ)器結(jié)構(gòu)：MCS51器件有單獨(dú)的程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器。置位DCEN，允許定時(shí)器2向上或向下計(jì)數(shù)。因?yàn)樽R(shí)別1－0的跳變需要2個(gè)機(jī)器周期（24個(gè)晶振周期），所以，最大的計(jì)數(shù)頻率不高于晶振頻率的1/24。其工作方式由特殊寄存器T2CON中的C/T2位選擇。有兩種方式可以離開掉電模式：硬件復(fù)位或通過一個(gè)激活的外部中斷。WDT 由13位計(jì)數(shù)器和特殊功能寄存器中的看門狗定時(shí)器復(fù)位存儲(chǔ)器（WDTRST）構(gòu)成。如有必要，可通過對(duì)特殊功能寄存器（SFR）區(qū)中的8EH單元的D0位置位，可禁止ALE操作。在這種應(yīng)用中，P2 口使用很強(qiáng)的內(nèi)部上拉發(fā)送1。作為輸出口，每位能驅(qū)動(dòng)8個(gè)TTL邏輯電平。這種方法必將成為以后FPGA開發(fā)的主流方法。 　　FPGA系統(tǒng)的在線測(cè)試在Altium Designer ，提供增強(qiáng)的邏輯分析儀(LAX)虛擬儀器?！　‰m然人們?cè)缇驼J(rèn)識(shí)到了FPGA給邏輯開發(fā)帶來的好處，但把這些器件集成到PCB設(shè)計(jì)流程所帶來的挑戰(zhàn)，會(huì)使得PCB線路板設(shè)計(jì)變得十分復(fù)雜并導(dǎo)致整體設(shè)計(jì)時(shí)間超長(zhǎng)。 2002年