【正文】 405CR分立處理器。這些新器件的支持，使設計者在使用FPGA進行嵌入式系統(tǒng)開發(fā)時更加靈活。Altium Designer ，同時保留Altium Designer環(huán)境的所有設計功能，包括使用Altium Designer虛擬儀器方便地連接基于FPGA外設和用LiveDesign進行調試。Altium基于Viper的編譯器工具鏈保證所有處理器間的軟件兼容性，包裹連接器內核提供硬件兼容性。這意味著嵌入式設計無需花費高昂的重新設計工程的代價即可在處理器間進行設計移植。 Altium Designer ：（1）支持不依賴于FPGA廠商即各個廠商通用的數(shù)字系統(tǒng)開發(fā)?！。?）豐富的原理圖庫，有大量的綜合元件，包括處理器?！。?）在工程的設計和調試階段都支持原理圖導向設計方法?！。?）豐富的虛擬儀器。虛擬邏輯分析儀、虛擬頻率發(fā)生器、頻率計數(shù)器、I/O模塊、ROM仿真器，為嵌入式系統(tǒng)開發(fā)提供很大的便利?！。?）為了方便在FPGA上設計嵌入式系統(tǒng)，Altium Designer ——NanaBoard。?。?）支持軟硬件并行開發(fā)，克服以往嵌入式系統(tǒng)軟硬件開發(fā)的串行開發(fā)形式中的缺點。這種方法必將成為以后FPGA開發(fā)的主流方法。 　　傳統(tǒng)的嵌入式開發(fā)流程是：系統(tǒng)級設計→PCB板硬件制作→硬件調試→嵌入式軟件開發(fā)→軟件調試→整個系統(tǒng)的軟硬件綜合調試，發(fā)現(xiàn)問題后再從流程開始檢查調試。這是一個串行的開發(fā)流程，造成的問題是一個系統(tǒng)開發(fā)時間過長和調試不方便，發(fā)現(xiàn)問題再修改會很麻煩。現(xiàn)在很多嵌入式開發(fā)存在的問題是非得等硬件PCB板子做出來后才可以基本進行軟件開發(fā)，從而浪費了人力和時間。而Altium Designer 。當系統(tǒng)級設計完成以后，PCB板硬件進行制作時，嵌入式軟件也可以進行芯片級的嵌入式軟件開發(fā)，而到最后調試時出現(xiàn)問題可以很方便地進行軟硬件各自的修改。這種軟硬件并行的開發(fā)方法已經在國外慢慢流行起來，在不久的將來將成為嵌入式系統(tǒng)開發(fā)的主流方法！ 單片機AT89S52AT89S52是一種低功耗、高性能CMOS8位微控制器，具有8K在系統(tǒng)可編程Flash 存儲器。使用Atmel 公司高密度非易失性存儲器技術制造，與工業(yè)80C51產品指令和引腳完 全兼容。片上Flash允許程序存儲器在系統(tǒng)可編程，亦適于常規(guī)編程器。在單芯片上，擁有靈巧的8位CPU和在系統(tǒng)可編程Flash，使得AT89S52為眾多嵌入式控制應用系統(tǒng)提供高靈活、有效的解決方案。AT89S52具有以下標準功能：8k字節(jié)Flash，256字節(jié)RAM，32位I/O口線，看門狗定時器，2個數(shù)據(jù)指針，三個16位定時器/計數(shù)器，一個6向量2級中斷結構，全雙工串行口，片內晶振及時鐘電路。另外，AT89S52 可降至0Hz 靜態(tài)邏輯操作，支持2種軟件可選擇節(jié)電模式?？臻e模式下，CPU停止工作，允許RAM、定時器/計數(shù)器、串口、中斷繼續(xù)工作。掉電保護方式下，RAM內容被保存，振蕩器被凍結，單片機一切工作停止，直到下一個中斷或硬件復位為止。AT89S52主要性能：與MCS51單片機產品兼容；8K字節(jié)在系統(tǒng)可編程Flash存儲器；1000次擦寫周期；全靜態(tài)操作：0Hz33MHz；三級加密程序存儲器；32個可編程I/O口線；三個16位定時器/計數(shù)器；六個中斷源；全雙工UART串行通道；低功耗空閑和掉電模式；掉電后中斷可喚醒；看門狗定時器；雙數(shù)據(jù)指針；掉電標識符。片上資源介紹：P0 口：P0口是一個8位漏極開路的雙向I/O口。作為輸出口，每位能驅動8個TTL邏輯電平。對P0端口寫“1”時，引腳用作高阻抗輸入。當訪問外部程序和數(shù)據(jù)存儲器時，P0口也被作為低8位地址/數(shù)據(jù)復用。在這種模式下，P0不具有內部上拉電阻。在flash編程時，P0口也用來接收指令字節(jié)；在程序校驗時，輸出指令字節(jié)。程序校驗 時，需要外部上拉電阻?！　1 口：P1 口是一個具有內部上拉電阻的8 位雙向I/O 口，p1 輸出緩沖器能驅動4個TTL 邏輯電平。對P1 端口寫“1”時，內部上拉電阻把端口拉高，此時可以作為輸入 口使用。作為輸入使用時，被外部拉低的引腳由于內部電阻的原因，將輸出電流（IIL）。此外，（）和定時器/計數(shù)器2 的觸發(fā)輸入（）。 在flash編程和校驗時，P1口接收低8位地址字節(jié)。引腳第二功能： T2（定時器/計數(shù)器T2的外部計數(shù)輸入），時鐘輸出； T2EX（定時器/計數(shù)器T2的捕捉/重載觸發(fā)信號和方向控制）； MOSI（在系統(tǒng)編程用）； MISO（在系統(tǒng)編程用）； SCK（在系統(tǒng)編程用）?！　2 口：P2 口是一個具有內部上拉電阻的8 位雙向I/O 口，P2 輸出緩沖器能驅動4個TTL 邏輯電平。對P2 端口寫“1”時，內部上拉電阻把端口拉高，此時可以作為輸入 口使用。作為輸入使用時，被外部拉低的引腳由于內部電阻的原因，將輸出電流（IIL）。 在訪問外部程序存儲器或用16位地址讀取外部數(shù)據(jù)存儲器時，P2 口送出高八位地址。在這種應用中，P2 口使用很強的內部上拉發(fā)送1。在使用 8位地址訪問外部數(shù)據(jù)存儲器時，P2口輸出P2鎖存器的內容。 在flash編程和校驗時，P2口也接高8位地址字節(jié)和一些控制信號。　　P3 口：P3 口是一個具有內部上拉電阻的8 位雙向I/O 口，p3 輸出緩沖器能驅動4個TTL 邏輯電平。對P3 端口寫“1”時，內部上拉電阻把端口拉高，此時可以作為輸入 口使用。作為輸入使用時，被外部拉低的引腳由于內部電阻的原因，將輸出電流（IIL）。P3口亦作為AT89S52特殊功能使用。在flash編程和校驗時，P3口也接收一些控制信號。　　引腳第二功能： RXD(串行輸入口) ； TXD(串行輸出口)； INTO(外中斷0)； INT1(外中斷1) ； TO(定時/計數(shù)器0)； T1(定時/計數(shù)器1)； WR(外部數(shù)據(jù)存儲器寫選通)； RD(外部數(shù)據(jù)存儲器讀選通)。此外，P3口還接收一些用于FLASH閃存編程和程序校驗的控制信號。 　　RST：復位輸入。當振蕩器工作時，RST引腳出現(xiàn)兩個機器周期以上高電平將是單片機復位。 　　ALE/PROG：當訪問外部程序存儲器或數(shù)據(jù)存儲器時，ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低8位字節(jié)。一般情況下，ALE仍以時鐘振蕩頻率的1/6輸出固定的脈沖信號，因此它可對外輸出時鐘或用于定時目的。要注意的是：每當訪問外部數(shù)據(jù)存儲器時將跳過一個ALE脈沖。對FLASH存儲器編程期間，該引腳還用于輸入編程脈沖（PROG）。如有必要，可通過對特殊功能寄存器（SFR）區(qū)中的8EH單元的D0位置位，可禁止ALE操作。該位置位后，只有一條MOVX和MOVC指令才能將ALE激活。此外，該引腳會被微弱拉高，單片機執(zhí)行外部程序時，應設置ALE禁止位無效?！　SEN：程序儲存允許（PSEN）輸出是外部程序存儲器的讀選通信號，當AT89S52由外部程序存儲器取指令（或數(shù)據(jù)）時，每個機器周期兩次PSEN有效，即輸出兩個脈沖，在此期間，當訪問外部數(shù)據(jù)存儲器，將跳過兩次PSEN信號?！　A/VPP：外部訪問允許，欲使CPU只訪問外部程序存儲器（地址為0000HFFFFH），EA必須保持低電平（接地）。需注意的是：如果加密位LB1被編程，復位時內部會鎖存EA端狀態(tài)。如EA端為高電平（接Vcc端），CPU則執(zhí)行內部程序存儲器的指令。FLASH存儲器編程時，該引腳加上+12V的編程允許電源Vpp，當然這必須是該器件是使用12V編程電壓Vpp?！　TAL1：振蕩器反相放大器和內部時鐘發(fā)生電路的輸入端。XTAL2：振蕩器反相放大器的輸出端。　　定時器2寄存器：寄存器T2CON 和T2MOD 包含定時器2 的控制位和狀態(tài)位,寄存器對RCAP2H和RCAP2L是定時器2的捕捉/自動重載寄存器?！　≈袛嗉拇嫫?各中斷允許置于IE寄存器中，六個中斷源的兩個優(yōu)先級也可在IE中設置。雙數(shù)據(jù)指針寄存器：為了更有利于訪問內部和外部數(shù)據(jù)存儲器，系統(tǒng)提供了兩路16位數(shù)據(jù)指針寄存器：位于SFR中82H~83H的DP0和位于84H～85。特殊寄存器AUXR1中DPS=0 選擇DP0；DPS=1 選擇DP1。用戶應該在訪問數(shù)據(jù)指針寄存器前先初始化DPS至合理的值?？撮T狗定時器：WDT是一種需要軟件控制的復位方式。WDT 由13位計數(shù)器和特殊功能寄存器中的看門狗定時器復位存儲器（WDTRST）構成。WDT 在默認情況下無法工作；為了激活WDT，用戶必須往WDTRST 寄存器（地址：0A6H）中依次寫入01EH 和0E1H。當WDT激活后，晶振工作，WDT在每個機器周期都會增加。WDT計時周期依賴于外部時鐘頻率。除了復位（硬件復位或WDT溢出復位），沒有辦法停止WDT工作。當WDT溢出，它將驅動RSR引腳一個高電平輸出?！　DT的使用為了激活WDT，用戶必須向WDTRST寄存器（地址為0A6H的SFR）依次寫入01EH和0E1H。當WDT激活后，用戶必須向WDTRST寫入01EH和0E1H喂狗來避免WDT溢出。當計數(shù)達到8191（1FFFH）時，13 位計數(shù)器將會溢出，這將會復位器件。晶振工作、WDT激活后，每一個機器周期WDT 都會增加。為了復位WDT，用戶必須向WDTRST 寫入01EH 和0E1H（WDTRST 是只讀寄存器）。WDT 計數(shù)器不能讀或寫?！　‘擶DT 計數(shù)器溢出時，將給RST 引腳產生一個復位脈沖輸出，這個復位脈沖持續(xù)96個晶振周期（TOSC），其中TOSC=1/FOSC。為了很好地使用WDT，應該在一定時間內周期性寫入那部分代碼，以避免WDT復位。WDT在掉電和空閑模式下，晶振器不工作，這意味這WDT也停止了工作。在這種方式下，用戶不必喂狗。有兩種方式可以離開掉電模