【正文】 頻門控、智能遠程監(jiān)控、主機節(jié)能、控制柜低噪音且耐用，一款一款的集納了人類在機械、電子、光學(xué)等領(lǐng)域最新科研成果的新型電梯競相問世，冰冷的建筑因此散射出人性的光輝，人們的生活因此而更加美好。新增了工具和新功能，這將 Altium Designer 提升成為統(tǒng)一的電子產(chǎn)品開發(fā)解決方案。現(xiàn)在Altium Designer已經(jīng)完全取代了Protel?！　ltium Designer 提供了統(tǒng)一的應(yīng)用方案，其綜合電子產(chǎn)品一體化開發(fā)所需的所有必須技術(shù)和功能。　　Altium Designer ，工程師可以充分利用FPGA作為系統(tǒng)平臺，而且簡化大型FPGA與物理PCB平臺的集成。通常無需考慮PCB版圖即進行FPGA管腳分配，而在大規(guī)?？删幊唐骷惺褂玫拿芗庋b技術(shù)將使得PCB板布線成為極大的挑戰(zhàn)。Altium Designer改進了FPGA級設(shè)計和PCB級設(shè)計間的集成，開發(fā)了很多新功能，與現(xiàn)在的大型可編程器件相結(jié)合，它們精簡了產(chǎn)品開發(fā)。Altium Designer ，系統(tǒng)的統(tǒng)一特性打破了在主流設(shè)計中廣泛采用可編程器件的障礙，這樣可以充分利用這些器件的擴展資源，簡化邏輯和物理設(shè)計。這包括重新分配預(yù)先布線的子網(wǎng)和交換鏈接的差分信號對，差分信號對可利用FPGA器件上充分的LVDS資源。Altium Designer系統(tǒng)的統(tǒng)一特性允許在板級完成的管腳交換和FPGA項目的自動同步，減少手動調(diào)整處理I/O的耗時。這給原型階段的調(diào)試帶來很大困難，因為這些器件上的管腳不能直接探測。 Altium Designer ，可提供系統(tǒng)中所有JTAG器件的管腳狀態(tài)顯示，在調(diào)試期間工程師可以實時檢測管腳信號狀態(tài)。另外還有Altium Designer的FPGA虛擬儀器，可用來設(shè)定并監(jiān)控FPGA內(nèi)的信號，給設(shè)計師提供電路運行完整的狀態(tài)圖，以進行系統(tǒng)的邏輯和物理調(diào)試?？膳渲玫腖AX可監(jiān)控FPGA內(nèi)從8位到64位帶寬的總線，支持多重信號集的連接。當可配置的LAX連接到處理器指令總線時，總線數(shù)據(jù)可顯示為反匯編的代碼指令，代碼相關(guān)的問題可方便地在虛擬儀器輸出中進行跟蹤。這些新器件的支持，使設(shè)計者在使用FPGA進行嵌入式系統(tǒng)開發(fā)時更加靈活。Altium基于Viper的編譯器工具鏈保證所有處理器間的軟件兼容性，包裹連接器內(nèi)核提供硬件兼容性。 Altium Designer ：（1）支持不依賴于FPGA廠商即各個廠商通用的數(shù)字系統(tǒng)開發(fā)?！。?）在工程的設(shè)計和調(diào)試階段都支持原理圖導(dǎo)向設(shè)計方法。虛擬邏輯分析儀、虛擬頻率發(fā)生器、頻率計數(shù)器、I/O模塊、ROM仿真器，為嵌入式系統(tǒng)開發(fā)提供很大的便利?！。?）支持軟硬件并行開發(fā)，克服以往嵌入式系統(tǒng)軟硬件開發(fā)的串行開發(fā)形式中的缺點。 　　傳統(tǒng)的嵌入式開發(fā)流程是：系統(tǒng)級設(shè)計→PCB板硬件制作→硬件調(diào)試→嵌入式軟件開發(fā)→軟件調(diào)試→整個系統(tǒng)的軟硬件綜合調(diào)試，發(fā)現(xiàn)問題后再從流程開始檢查調(diào)試?，F(xiàn)在很多嵌入式開發(fā)存在的問題是非得等硬件PCB板子做出來后才可以基本進行軟件開發(fā)，從而浪費了人力和時間。當系統(tǒng)級設(shè)計完成以后，PCB板硬件進行制作時，嵌入式軟件也可以進行芯片級的嵌入式軟件開發(fā)，而到最后調(diào)試時出現(xiàn)問題可以很方便地進行軟硬件各自的修改。使用Atmel 公司高密度非易失性存儲器技術(shù)制造，與工業(yè)80C51產(chǎn)品指令和引腳完 全兼容。在單芯片上，擁有靈巧的8位CPU和在系統(tǒng)可編程Flash，使得AT89S52為眾多嵌入式控制應(yīng)用系統(tǒng)提供高靈活、有效的解決方案。另外，AT89S52 可降至0Hz 靜態(tài)邏輯操作，支持2種軟件可選擇節(jié)電模式。掉電保護方式下，RAM內(nèi)容被保存，振蕩器被凍結(jié)，單片機一切工作停止，直到下一個中斷或硬件復(fù)位為止。片上資源介紹：P0 口：P0口是一個8位漏極開路的雙向I/O口。對P0端口寫“1”時，引腳用作高阻抗輸入。在這種模式下，P0不具有內(nèi)部上拉電阻。程序校驗 時，需要外部上拉電阻。對P1 端口寫“1”時，內(nèi)部上拉電阻把端口拉高，此時可以作為輸入 口使用。此外，（）和定時器/計數(shù)器2 的觸發(fā)輸入（）。引腳第二功能： T2（定時器/計數(shù)器T2的外部計數(shù)輸入），時鐘輸出； T2EX（定時器/計數(shù)器T2的捕捉/重載觸發(fā)信號和方向控制）； MOSI（在系統(tǒng)編程用）； MISO（在系統(tǒng)編程用）； SCK（在系統(tǒng)編程用）。對P2 端口寫“1”時，內(nèi)部上拉電阻把端口拉高，此時可以作為輸入 口使用。 在訪問外部程序存儲器或用16位地址讀取外部數(shù)據(jù)存儲器時，P2 口送出高八位地址。在使用 8位地址訪問外部數(shù)據(jù)存儲器時，P2口輸出P2鎖存器的內(nèi)容。　　P3 口：P3 口是一個具有內(nèi)部上拉電阻的8 位雙向I/O 口，p3 輸出緩沖器能驅(qū)動4個TTL 邏輯電平。作為輸入使用時，被外部拉低的引腳由于內(nèi)部電阻的原因，將輸出電流（IIL）。在flash編程和校驗時，P3口也接收一些控制信號。此外，P3口還接收一些用于FLASH閃存編程和程序校驗的控制信號。當振蕩器工作時，RST引腳出現(xiàn)兩個機器周期以上高電平將是單片機復(fù)位。一般情況下，ALE仍以時鐘振蕩頻率的1/6輸出固定的脈沖信號，因此它可對外輸出時鐘或用于定時目的。對FLASH存儲器編程期間，該引腳還用于輸入編程脈沖（PROG）。該位置位后，只有一條MOVX和MOVC指令才能將ALE激活?！　SEN：程序儲存允許（PSEN）輸出是外部程序存儲器的讀選通信號，當AT89S52由外部程序存儲器取指令（或數(shù)據(jù)）時，每個機器周期兩次PSEN有效，即輸出兩個脈沖，在此期間，當訪問外部數(shù)據(jù)存儲器，將跳過兩次PSEN信號。需注意的是：如果加密位LB1被編程，復(fù)位時內(nèi)部會鎖存EA端狀態(tài)。FLASH存儲器編程時，該引腳加上+12V的編程允許電源Vpp，當然這必須是該器件是使用12V編程電壓Vpp。XTAL2：振蕩器反相放大器的輸出端。　　中斷寄存器:各中斷允許置于IE寄存器中，六個中斷源的兩個優(yōu)先級也可在IE中設(shè)置。特殊寄存器AUXR1中DPS=0 選擇DP0；DPS=1 選擇DP1?？撮T狗定時器：WDT是一種需要軟件控制的復(fù)位方式。WDT 在默認情況下無法工作；為了激活WDT，用戶必須往WDTRST 寄存器（地址：0A6H）中依次寫入01EH 和0E1H。WDT計時周期依賴于外部時鐘頻率。當WDT溢出，它將驅(qū)動RSR引腳一個高電平輸出。當WDT激活后，用戶必須向WDTRST寫入01EH和0E1H喂狗來避免WDT溢出。晶振工作、WDT激活后，每一個機器周期WDT 都會增加。WDT 計數(shù)器不能讀或?qū)?。為了很好地使用WDT，應(yīng)該在一定時間內(nèi)周期性寫入那部分代碼，以避免WDT復(fù)位。在這種方式下，用戶不必喂狗。通過硬件復(fù)位退出掉電模式后，用戶就應(yīng)該給WDT 喂狗，就如同通常AT89S52 復(fù)位一樣。中斷應(yīng)持續(xù)拉低很長一段時間，使得晶振穩(wěn)定。為了防止WDT在中斷保持低電平的時候復(fù)位器件，WDT 直到中斷拉低后才開始工作。為了確保在離開掉電模式最初的幾個狀態(tài)WDT不被溢出，最好在進入掉電模式前就復(fù)位WDT。默認狀態(tài)下，在待機模式下，WDIDLE=0，WDT繼續(xù)計數(shù)。UART：在AT89S52 中，UART 的操作與AT89C51 和AT89C52 一樣。定時器 0和定時器1：在AT89S52 中，定時器0 和定時器1 的操作與AT89C51 和AT89C52 一樣。定時器 2：定時器2是一個16位定時/計數(shù)器，它既可以做定時器，又可以做事件計數(shù)器。定時器2有三種工作模式：捕捉方式、自動重載（向下或向上計數(shù)）和波特率發(fā)生器。定時器2有2個8位寄存器：TH2和TL2。由于一個機器周期由12個晶振周期構(gòu)成，因此，計數(shù)頻率就是晶振頻率的1/12。如果EXEN2=0，定時器2時一個16位定時/計數(shù)器，溢出時，對T2CON 的TF2標志置位，TF2引起中斷。除上述功能外，外部輸入T2EX引腳（）1至0的下跳變也會使得TH2和TL2中的值分別捕捉到RCAP2H和RCAP2L中。像TF2 一樣，T2EX 也會引起中斷。在這種方式下，每個機器周期的S5P2期間采樣外部輸入。在檢測到跳變的這個周期的S3P1 期間，新的計數(shù)值出現(xiàn)在寄存器中。為了確保給定的電平在改變前采樣到一次，電平應(yīng)該至少在一個完整的機器周期內(nèi)保持不變。這一功能可以通過特殊寄存器T2MOD中的DCEN（向下計數(shù)允許位）來實現(xiàn)。DCEN 設(shè)置后，定時器2就可以取決于T2EX向上、向下計數(shù)。通過T2CON 中的EXEN2位可以選擇兩種方式。計數(shù)溢出也使得定時器寄存器重新從RCAP2H 和RCAP2L 中加載16 位值。如果EXEN2=1，計數(shù)溢出或在外部T2EX（）引腳上的1到0的下跳變都會觸發(fā)16位重載。T2EX 上的一個邏輯0 使得定時器2 向下計數(shù)。計數(shù)器下溢，置位TF2，并將0FFFFH加載到定時器存儲器中。在這種模式下，T2EX引腳控制著計數(shù)的方向。定時器計到0FFFFH溢出，并置位TF2。定時器2上溢或下溢，外部中斷標志位EXF2 被鎖死。中斷源：AT89S52 有6個中斷源：兩個外部中斷（INT0 和INT1），三個定時中斷（定時器0、2）和一個串行中斷。IE還包括一個中斷允許總控制位EA，它能一次禁止所有中斷。程序進入中斷服務(wù)后，這些標志位都可以由硬件清0。定時器0和定時器1標志位TF0 和TF1在計數(shù)溢出的那個周期的S5P2被置位。然而，定時器2 的標志位TF2 在計數(shù)溢出的那個周期的S2P2被置位，在同一個周期被電路捕捉下來。外部程序存儲器和數(shù)據(jù)存儲器都可以64K尋址。數(shù)據(jù)存儲器：AT89S52 有256 字節(jié)片內(nèi)數(shù)據(jù)存儲器。也就是說高128字節(jié)與特殊功能寄存器有相同的地址，而物理上是分開的。直接尋址方式訪問特殊功能寄存器（SFR）。Keil提供了包括C編譯器、宏匯編