【正文】 一數(shù)據(jù)選擇器實(shí)現(xiàn)三變量函數(shù)。觸發(fā)器按其邏輯功能可分為 RS 觸發(fā)器、 D 觸發(fā)器、 JK 觸發(fā)器、 T 觸發(fā)器等四種類型。設(shè)觸發(fā)器的初始狀態(tài)為Q=0。6. 由D觸發(fā)器組成的四位數(shù)碼寄存器，清零后，輸出端Q3Q2Q1Q0=_0000_ ，若輸入端D3D2D1D0=1001，當(dāng)CP有效沿出現(xiàn)時(shí)，輸出端Q3Q2Q1Q0=_1001_ 。14. 分析圖示計(jì)數(shù)器電路，說明這是多少進(jìn)制的計(jì)數(shù)器，并畫出對應(yīng)的狀態(tài)轉(zhuǎn)換圖。解：由于序列長度P=8，故將74161構(gòu)成模8計(jì)數(shù)器，并選用數(shù)據(jù)選擇器74151產(chǎn)生所需序列，從而得電路如圖所示。存儲器容量的字?jǐn)U展方式是：數(shù)據(jù)位數(shù)夠用而字?jǐn)?shù)不夠用時(shí)采用的擴(kuò)展方式。 （2）積分型單穩(wěn)輸出波形的邊沿比較差（因?yàn)殡娐窢顟B(tài)轉(zhuǎn)換中無正反饋?zhàn)饔?。假定所有與非門的傳輸延遲時(shí)間相同，而且tPHL=tPLH=tpd。24．555定時(shí)器接成的多諧振蕩器時(shí)，為使輸出波形的周期T增加，可以○○○○。圖P1031解：習(xí)題答案第十一章 數(shù)—模和?！獢?shù)轉(zhuǎn)換1. ，若取VREF=5V，試求當(dāng)輸入數(shù)字量為d3d2d1d0=0101時(shí)輸出電壓的大小。9. 某一倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中，若n＝10，d9=d7=1，其余位為0，在輸出端測得電壓vO=，問該D/A轉(zhuǎn)換器的基準(zhǔn)電壓VREF=？ 解：d9=d7=1，其余位為0所對應(yīng)的數(shù)為10 1000 0000=512+128=640 所以10．D/A轉(zhuǎn)換器，其最小分辨電壓VLSB＝5mV，最大滿刻度輸出模擬電壓VFSR＝l0V，求該轉(zhuǎn)換器輸入二進(jìn)制數(shù)字量的位數(shù)。（2） 積分器的最大輸出電壓∣VOmax∣。（3）由于而 所以（4）由雙積分型A/D轉(zhuǎn)換器的工作原理知，∣vI∣∣VREF∣時(shí)，會(huì)使計(jì)數(shù)器在二次計(jì)數(shù)時(shí)復(fù)位溢出后重新計(jì)數(shù)，而使轉(zhuǎn)換出錯(cuò)。也可以將求和放大器的放大倍數(shù)減小一半。(1) 在圖P1029(a)中，當(dāng)VDD＝15V時(shí)，沒有外接控制電壓，求VT+、VT 及△VT各為多少？(2) 在圖P1029(b)中，當(dāng)VDD＝9V時(shí)，外接控制電壓VCO＝5V，求VT+、VT及△VT各為多 少？ 圖P1029 解：（1）當(dāng)VDD＝15V時(shí)，（2）當(dāng)VCO＝5V時(shí)， 30. 圖P1030是用555定時(shí)器組成的開機(jī)延時(shí)電路。① 譯碼器； ② 多諧振蕩器； ③ 施密特觸發(fā)器； ④ 單穩(wěn)態(tài)觸發(fā)器答：可以用做延時(shí)的電路是④。 解： 其中 故得到振蕩頻率為 15. ，試判斷為提高振蕩頻率所采取的下列措施哪些是對的，哪些是錯(cuò)的。（1） 試計(jì)算電路的正向閾值電壓VT+、負(fù)向閾值電壓VT和回差電壓△VT 。4. RAM分為（ 靜態(tài)隨機(jī)存儲器SRAM）和（動(dòng)態(tài)隨機(jī)存儲器DRAM）。21. 某石英晶體振蕩器輸出脈沖信號的頻率為32768Hz，用74161組成分頻器，將其分頻為頻率為1Hz的脈沖信號。、 0的輸出波形如圖所示，試畫出對應(yīng)的狀態(tài)圖，并分析該計(jì)數(shù)器為幾進(jìn)制計(jì)數(shù)器。2. 按照存儲電路中觸發(fā)器動(dòng)作特點(diǎn)的不同，時(shí)序邏輯電路可分為 同步 時(shí)序邏輯電路和 異步 時(shí)序邏輯電路，而按照輸出信號特點(diǎn)的不同，又可將時(shí)序邏輯電路劃分為 米利 型 和 穆爾 型兩種 。答案：16. 畫出圖中由或非門組成的SR鎖存器輸出端的電壓波形，其中輸出入端S，R的電壓波形如圖中所示。根據(jù)題意可列真值表：由真值表寫出邏輯表達(dá)式：（1）用全加器實(shí)現(xiàn) 令CI=E A=F B=G 則S=X CO=Y（2）用譯碼器實(shí)現(xiàn)。六、用兩片74HC138接成4線16線譯碼器。 由于競爭而在電路輸出端可能產(chǎn)生尖峰脈沖 的現(xiàn)象。前級輸出門均為74LS系列OC門，電源VCC=5V，輸出高電平VOH≥，輸出低電平VOL≤。計(jì)算輸入高、低電平時(shí)對應(yīng)的輸出電平。12. 用標(biāo)準(zhǔn)積之和表示，則F (A, B, C, D )=(ABC +ACD +ABD +BCD+ ABCD )=∑m (7, 11, 13, 14, 15)。11. 正數(shù)的補(bǔ)碼與原碼相同，負(fù)數(shù)的補(bǔ)碼即為它的反碼在最低位加1形成。2． 在數(shù)字系統(tǒng)中為什么要采用二進(jìn)制?它有何優(yōu)點(diǎn)? 答：簡單、狀態(tài)數(shù)少，可以用二極管、三極管的開關(guān)狀態(tài)來對應(yīng)二進(jìn)制的兩個(gè)數(shù)。補(bǔ)碼再補(bǔ)是原碼。2. 常用的門電路在邏輯功能上有 與門、或門、非門、與非門、或非門、異或門 等幾種。答案： 五、已知圖中各門電路都是74系列門電路，指出各門電路的輸出是什么狀態(tài)。（2）若門G1發(fā)送數(shù)據(jù)，各三態(tài)門的使能端子應(yīng)置何種電平？答案：（1）數(shù)據(jù)傳輸原理：工作過程中控制各個(gè)反相器的EN端輪流等于1，而且任何時(shí)候僅有一個(gè)等于1，便可輪流把傳輸?shù)礁鱾€(gè)反相器輸出端的信號送到總線上，而互不干擾。而當(dāng)輸入A、B、C中有奇數(shù)個(gè)1或全為0時(shí)，輸出Y等于0。答案：若采用卡諾圖法，令A(yù)1=B A0=C九、用3線8線譯碼器74HC138和門電路產(chǎn)生如下函數(shù)。按觸發(fā)方式可以分為： 電平觸發(fā) 、 脈沖觸發(fā) 、 邊沿觸發(fā) 。答案：20. 已知主從結(jié)構(gòu)JK觸發(fā)器輸入端J、K和CP的電壓波形如圖所示，試畫出端對應(yīng)的波形。7. 試分析下圖所示時(shí)序邏輯電路的邏輯功能。十進(jìn)制（教材P282）相同。23. 試用JK觸發(fā)器設(shè)計(jì)一個(gè)同步五進(jìn)制加法計(jì)數(shù)器，要求電路能夠自啟動(dòng)。通過增添譯碼器（即增加地址代碼的位數(shù)），由譯碼器的輸入作為地址代碼的高位，而譯碼器的輸出分別控制各存儲器的片選端，其它控制線并聯(lián)即可。 （3）積分型單穩(wěn)必須在觸發(fā)脈沖寬度大于輸出脈沖寬度時(shí)方能正常工作；而微分型單穩(wěn)可用窄脈沖觸發(fā)也可在vd的脈寬大于輸出脈寬時(shí)電路仍工作，但輸出脈沖下降沿較差（vO在返回低電平過程中電路內(nèi)部不能形成正反饋）9. ，已知R=51kΩ ，C=，電源電壓VDD=10V ，試求在觸發(fā)信號作用下輸出脈沖的寬度和幅度。 解： 17．，已知CMOS集成施密特觸發(fā)器的電源電壓VDD＝15V，VT+=9V，VT＝4V，試問： (1) 為了得到占空比為q＝50％的輸出脈沖，R1與R2 的比值應(yīng)取多少？(2) 若給定R1=3kΩ ， R2= ，C= ，電路的振蕩頻率為多少？輸出脈沖的占空比又是多少？解：（1） （2） 18．為什么石英晶體能穩(wěn)定振蕩器的振蕩頻率？答：當(dāng)在多諧振蕩器電路中接入石英晶體時(shí)，振蕩器的振蕩頻率將取決于石英晶體的固有諧振頻率f0，而與外接電阻、電容無關(guān)。① 增大R1 ； ② 增大R2 ； ③ 增大C ； ④ 增加電源電壓 ； ⑤ 增加控制電壓輸入端的電壓。解：2. 在權(quán)電阻D/A轉(zhuǎn)換器中，若n＝6，并選MSB權(quán)電阻R5=10 kΩ，試選取其它各位權(quán)電阻。 解：由分辨率公式得出11. 在10位二進(jìn)制數(shù)D/A轉(zhuǎn)換器中，已知其最大滿刻度輸出模擬電壓VFSR＝5V，求最小分辨電壓VLSB和分辨率。（3） 當(dāng)VREF=177。（1）若輸入電壓VImax=1V，要求分辨率≤，則二進(jìn)制計(jì)數(shù)器總?cè)萘縉應(yīng)大于多少？（2）二進(jìn)制計(jì)數(shù)器需要多少位？（3）若時(shí)鐘脈沖頻率fc=100KHz ，∣vI∣∣VREF∣=2V，積分器輸出電壓VOmax=5V，求積 分時(shí)常數(shù)RC=？（4）∣vI∣∣VREF∣，則轉(zhuǎn)換過程會(huì)產(chǎn)生什么現(xiàn)象？解：（1）二進(jìn)制計(jì)數(shù)器總?cè)萘繛椋?）由于，所以n=14，考慮附加計(jì)數(shù)器，則需15位二進(jìn)制計(jì)數(shù)器。 如果想把輸出電壓的變化范圍縮小一半，可以將VREF的絕對值減小一半。29. 圖P1029是由555定時(shí)器構(gòu)成的施密特觸發(fā)器電路。22．可以用做延時(shí)的電路是○。14. ，若RF1= RF2=1kΩ ，C1=C2=μF ，G1和G2為74LS04（六反相器）中的兩個(gè)反相器，G1和G2的VOH= ， VTH= ，VIK= ，R1=20kΩ ，求電路的振蕩頻率。G1和G2為CMOS反相器，VDD=15V 。3. ROM和RAM的主要區(qū)別為（ROM只讀存儲器；RAM可隨機(jī)讀寫）。先將兩芯片采